半导体封装构造及其制造方法技术

本发明专利技术公开一种半导体封装构造及其制造方法，所述制造方法是先提供一薄型重布线转接层，其设于一半导体基材层上；再通过一粘着层将所述薄型重布线转接层固定在一临时性承载板上；接着，移除所述半导体基材层；并对所述薄型重布线转接层的上表面进行钻孔；随后，将一芯片电性连接在所述薄型重布线转接层上；然后，利用一封装胶体包覆所述芯片；再移除所述粘着层及临时性承载板；最后，将所述薄型重布线转接层电性连接至一电路基板上。所述薄型重布线转接层不具有硅基材，同时也不需进行穿硅导通孔工艺，可以取代现有硅间隔层，不但有利于封装构造的薄型化趋势，并可相对降低封装成本。

【技术实现步骤摘要】

本专利技术是有关于ー种，特别是有关于ー种具有薄型重布线转接层的。
技术介绍
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中各种不同的系统封装( system in package, SIP)设计概念常用于架构高密度封装构造，上述系统封装又可再分为多芯片模块(multi chip module,MCM)、封装体上堆叠封装体(package on package,POP)及封装体内堆叠封装体(package in package,PIP)等。此外，也有为了缩小封装构造体积而产生的设计概念，例如晶圆级封装构造(waferlevel package, WLP)、芯片尺寸封装构造(chip scale package, CSP)以及无外引脚封装构造(quad-flat no-lead package, QFN)等。举例来说，一种现有晶圆级封装构造(WLP)可能包含ー电路基板、ー硅间隔层(silicon interposer)、ー芯片、一封装胶材及一底部填充胶(underfill),其中所述电路基板的上表面具有数个接垫，及其下表面具有数个锡球；所述硅间隔层的下表面具有一重布线层(re-distributed layer, RDL),及所述娃间_层的上表面具有数个焊垫,所述娃间隔层内部并具有数个穿硅导通孔(through silicon via, TSV)，及所述重布线层裸露有数个重分布焊垫分别结合有ー凸块，所述重布线层通过所述凸块电性连接在所述电路基板的接垫上；所述芯片的一有源表面朝下并具有数个焊垫，各焊垫结合有ー凸块，所述芯片通过所述凸块电性连接在所述硅间隔层的焊垫上；所述底部填充胶填充在所述硅间隔层的重布线层与所述电路基板的上表面之间，以及填充在所述硅间隔层的上表面与所述芯片的有源表面之间；所述封装胶材包覆保护所述硅间隔层、芯片及底部填充胶。在上述现有晶圆级封装构造中，所述硅间隔层的重布线层用以提供所述重分布焊垫以重新安排所述芯片的输出/输入端子(I/o)的位置并扩大其间距，同时可以利用所述硅间隔层对所述芯片进行散热。然而，所述硅间隔层的硅基材部分实际上并不具有提供重新分布线路的功能，但所述硅基材部分的厚度(200至700微米)却是数十倍于所述重布线层的厚度。再者，所述硅间隔层的硅基材部分也必需利用成本较高的晶圆エ艺来制作所述穿硅导通孔(TSV)。因此，所述硅间隔层的硅基材部分不利于所述现有晶圆级封装构造的薄型化趋势，同时也不利于降低此类封装产品的封装成本。故，有必要提供一种，以解决现有技术所存在的问题。
技术实现思路
有鉴于此，本专利技术提供一种，以解决现有封装技术使用硅间隔层时所存在的薄型化及加工成本问题。本专利技术的主要目的在于提供一种，其是在制造过程中去除半导体基材层，以制作一不具有硅基材的薄型重布线转接层，所述薄型重布线转接层可直接用于转接在芯片与电路基板之间，以取代现有的硅间隔层，由于所述薄型重布线转接层在成品中并不具有硅基材，也不需进行穿硅导通孔(TSV)エ艺，因此有利于封装构造的薄型化趋势，并可相对降低封装产品的封装成本。为达成本专利技术的前述目的，本专利技术一实施例提供ー种半导体封装构造的制造方法，其包含步骤提供一薄型重布线转接层，所述薄型重布线转接层设于一半导体基材层上，所述薄型重布线转接层的内部具有至少ー电路层，及所述薄型重布线转接层的ー下表面具有数个转接凸块；通过ー粘着层将所述薄型重布线转接层的下表面固定在一临时性承载板上；移除所述半导体基材层，以裸露所述薄型重布线转接层的ー上表面；对所述薄型重布线转接层的上表面进行钻孔以形成数个通孔，所述通孔分别露出所述电路层的数个部分；将一芯片电性连接在所述薄型重布线转接层的所述电路层的所述数个露出部分；利用一封装胶体包覆所述芯片；以及移除所述粘着层及临时性承载板，以裸露所述薄型重布线转接层的下表面的转接凸块。 为让本专利技术的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下附图说明图I是本专利技术一实施例半导体封装构造的剖视图。图2A至2F是本专利技术一实施例半导体封装构造的制造方法的流程示意图。图3是本专利技术图I实施例半导体封装构造与电路基板结合的剖视图。图4是本专利技术另ー实施例半导体封装构造的剖视图。图5是本专利技术又一实施例半导体封装构造的剖视图。图6是本专利技术再一实施例半导体封装构造的剖视图。具体实施例方式以下各实施例的说明是參考附加的图式，用以例示本专利技术可用以实施的特定实施例。再者，本专利技术所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。请參照图I所示，本专利技术ー实施例的半导体封装构造主要包含一薄型重布线转接层(thin re-distribution interconnection layer) 11、至少一芯片(chip) 12、一封装胶体(molding compound) 13 及一底部填充胶(underfill) 14。请參照图I所示，本专利技术ー实施例的薄型重布线转接层11基本上是由至一介电材料层(dielectric layer,未标示)及至少一电路层111依增层エ艺(build-up process)交替堆迭排列而成的，所述介电材料层的材料可选自ニ氧化硅、苯并环丁烯(BCB)、聚酰亚胺(polyimide)、其他绝缘氧化物或低介电常数(low_k)材料,所述低介电常数材料例如为掺氟的ニ氧化硅(SiOF)。所述至少一电路层111基本上位于所述薄型重布线转接层11的内部。所述薄型重布线转接层11的厚度是设计成介于10至30微米(μπι)之间，例如为10、12、15、18、20、22、25、28、30 微米等。再者，所述薄型重布线转接层11的一下表面具有数个重分布焊垫112及数个转接凸块113，及所述薄型重布线转接层11的一上表面具有数个通孔114及数个转接垫115。所述电路层111的层数是依照欲重新安排所述芯片12的输出/输入端子(I/O)的位置并扩大其间距的需求来加以设定的，所述电路层111的层数例如可为I层、2层、3层或以上。所述重分布焊垫112位于所述薄型重布线转接层11的下表面，并与内部的所述电路层111电性连接。所述转接凸块113则对应结合在所述重分布焊垫112上，所述转接凸块113可选自焊锡凸块(solder bumps)、金凸块或铜柱凸块(Cu pillar bumps)等。所述通孔114用以裸露最接近所述上表面的电路层111，以便通过电镀等エ艺在所述通孔114内形成所述转接垫115。请參照图I所示，本专利技术ー实施例的至少ー芯片12的数量是按照产品需求加以设定，其数量可为单颗、2颗或以上，当数量为2颗或以上时，可以构成一以多芯片模块(multi-chip module, MCM)架构为基础的系统封装薄型化封装方案。所述芯片12是设置在所述薄型重布线转接层11的上表面，并电性连接至所述转接垫115。在本实施例中，所述芯片12是属于倒装芯片(flip chip)，其具有一有源表面(即下表面)朝向所述薄型重布线转接层11本文档来自技高网...

【技术保护点】
一种半导体封装构造的制造方法，其特征在于：所述制造方法包含步骤：提供一薄型重布线转接层，所述薄型重布线转接层设于一半导体基材层上，所述薄型重布线转接层的内部具有至少一电路层，及所述薄型重布线转接层的一下表面具有数个转接凸块；通过一粘着层将所述薄型重布线转接层的下表面固定在一临时性承载板上；移除所述半导体基材层，以裸露所述薄型重布线转接层的一上表面；对所述薄型重布线转接层的上表面进行钻孔以形成数个通孔，所述通孔分别露出所述电路层的数个部分；将一芯片电性连接在所述薄型重布线转接层的所述电路层的所述数个露出部分；利用一封装胶体包覆所述芯片；以及移除所述粘着层及临时性承载板，以裸露所述薄型重布线转接层的下表面的转接凸块。

【技术特征摘要】

【专利技术属性】
技术研发人员：王盟仁，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：