半导体器件的制造方法技术

本发明专利技术公开了一种半导体器件的制造方法。提供一种可提高半导体器件可靠性的技术。在倒装芯片的连接工序中，通过对预先装载在突起电极(4)的顶端面的焊锡以及预先涂布在引脚(焊接引线)(11)上的焊锡进行加热，以使其一体化并电连接。其中，所述引脚(11)包括具有第一宽度(W1)的宽截面(第一部分)(11w)和具有第二宽度(W2)的窄截面(第二部分)(11n)。通过对焊锡进行加热，可使配置在窄截面(11n)上的焊锡的厚度比配置在宽截面(11w)上的焊锡的厚度薄。接着，在倒装芯片的连接工序中，将突起电极(4)配置并接合在窄截面(11n)上。由此，可减少焊锡的渗出量。

【技术实现步骤摘要】
半导体器件的制造方法
本专利技术涉及一种半导体器件的制造技术，尤其涉及一种通过焊锡将半导体芯片的凸起电极与衬底的引脚连接的半导体器件的有效的技术。
技术介绍
在日本特开2000-77471号公报(专利文献1)中公开了通过焊锡将设置在半导体芯片上的凸起电极(由金构成)与布线基板的连接焊点进行连接的安装方法(倒装芯片安装方法)。专利文献1日本特开2000-77471号公报
技术实现思路
倒装芯片安装方法是在半导体芯片的多个电极片上分别形成突起电极(凸起电极、突起)的方法。而且，通过焊锡将突起电极连接到布线基板侧的引脚，就可将半导体芯片与布线基板进行电连接。其中，所述突起电极例如可使用以金(Au)为主要成分的金属材料(请参照专利文献1)，并通过应用了引线键合技术的球焊法来形成。本案专利技术人对于如何降低以倒装芯片的连接方式制造的半导体器件的制造成本进行了研究，并于其中的环节之一如使用比金(Au)更廉价的铜(Cu)作为突起电极的主要成分的技术进行了研究，结果发现了如下的问题。在使用了焊锡的倒装芯片安装方法中，先是在布线基板侧的引脚上涂布焊锡后，再使突起电极与焊锡接触，并通过回流处理(加热处理)使突起电极与焊锡接合。此时，突起电极为铜(Cu)时，比为金(Au)时更容易在突起电极的表面形成氧化膜。因此，在仅是通过事先在布线基板侧的引脚上涂布焊锡的连接方式中，以铜为主成分时的接合强度比以金为主成分时的接合强度低。由此，本案专利技术人对于事先在布线基板侧的引脚上及突起电极的表面上分别预先涂布焊锡的连接方法进行了如下探讨。在突起电极的表面预先涂布焊锡的连接方法中，由于焊锡可防止或抑制突起电极(如由铜(Cu)构成)的表面发生氧化，所以可抑制焊锡和突起电极的接合强度降低的现象。但是，如果在布线基板侧的引脚上及突起电极的表面上分别预先涂布焊锡，因突起电极与引脚之间的焊锡量过多而可能导致焊锡渗到突起电极与引脚的接合区域的外围。如上所述，如果焊锡渗到接合区域的外围，根据相临的引脚间(或相临的突起电极之间)的距离，有可能因渗出的焊锡而使相临的引脚(或突起电极)被电连接，从而导致短路。即，这是造成半导体器件可靠性降低的原因。换言之，为了避免因焊锡渗出而导致相临引脚(或者突起电极间)间发生短路，阻碍了缩短多个引脚之间距离从而影响了半导体器件集成度的提高。即，阻碍了提高半导体器件实现高性能化(或小型化)。鉴于上述问题，本专利技术的目的是提供一种可提高半导体器件可靠性的技术。本专利技术的另一目的在于提供可降低半导体器件制造成本的技术。本专利技术的所述内容及所述内容以外的目的和新特征在本说明书的描述及附图说明中写明。下面简要说明关于本专利申请书所公开的专利技术中具有代表性的实施方式的概要。本专利技术的实施方式之一即半导体器件的制造方法包括倒装芯片的连接工序，即通过焊锡将形成于半导体芯片的表面上且顶端部装载有第一焊锡的多个突起电极和布线基板的多条焊接引线进行电连接的工序。此时，所述多条焊接引线分别具有在俯视观察时由第一宽度构成的第一部分以及与所述第一部分一体形成、且在俯视观察时由比所述第一宽度窄的第二宽度构成的第二部分。另外，所述布线基板的所述多条焊接引线上预先涂布有多处第二焊锡。接着，在所述倒装芯片的连接工序中，以所述多个突起电极与所述多条焊接引线的所述第二部分重合的方式将所述半导体芯片配置在所述布线基板上。另外，在所述倒装芯片的连接工序中，通过对所述第二焊锡进行加热而使所述第二焊锡熔化。下面简要说明关于本专利申请书中所公开的专利技术中根据具有代表性的实施方式所获得的效果。即，通过本专利技术的实施方式，可提高半导体器件的可靠性。附图说明图1所示的是本专利技术一实施方式中半导体器件的芯片安装面侧的整体结构的平面图。图2所示的是沿着图1的A-A线剖开的剖面图。图3所示的是图1中的半导体芯片的表面(面向布线基板的面)侧的平面图。图4所示的是去掉图1中的半导体芯片后的布线基板的芯片安装面侧的平面图。图5所示的是图1中半导体器件的背面(安装面)侧的平面图。图6所示的是图4的B部中引脚与突起电极的平面位置关系的扩大平面图。图7所示的是沿着图6的C-C线剖开的扩大剖面图。图8所示的是沿着图6的D-D线剖开的扩大剖面图。图9所示的是将突起电极连接到图7所示的布线基板上之前，对突起电极预先涂布了焊锡的状态的扩大剖面图。图10所示的是本专利技术一实施方式中半导体器件制造工序的概要的说明图。图11所示的是在图10的基板准备工序中所准备的布线基板的整体结构的平面图。图12所示的是沿着图11的E-E线剖开的扩大剖面图。图13所示的是形成图12所示的焊锡的方法之一例的模式说明图。图14所示的是以不同于图13所示的方法来形成图12所示的焊锡的方法之一例的模式说明图。图15所示的是在图10所示的晶片准备工序中所准备的半导体晶片的平面图。图16所示的是在图15的半导体晶片的一个芯片区域中形成的焊垫外围的扩大剖面图。图17所示的是在图16中的多个焊垫上形成了突起电极的状态的扩大剖面图。图18所示的是在图17的突起电极的顶端面上装了焊锡的状态的扩大剖面图。图19所示的是除去图18中的掩膜后的状态的扩大剖面图。图20所示的是对图19中的焊锡进行加热，并使其变形为半球状的状态的扩大剖面图。图21所示的是在图12中的布线基板上安装有半导体芯片的状态的扩大剖面图。图22所示的是在布线基板上配置了半导体芯片时突起电极和引脚的平面位置关系的扩大平面图。图23所示的是沿着图22的C-C线剖开的扩大剖面图。图24所示的是沿着图22的D-D线剖开的扩大剖面图。图25所示的是使图23中面对面相向配置的焊锡接触的状态的扩大剖面图。图26所示的是使图24中面对面相向配置的焊锡接触的状态的扩大剖面图。图27所示的是使图25中已相互接触的焊锡一体化后的状态的扩大剖面图。图28所示的是使图26中已相互接触的焊锡一体化后的状态的扩大剖面图。图29所示的是向图21中的半导体芯片和布线基板之间供给底部填充树脂后的状态的扩大剖面图。图30所示的是将图29中的布线基板进行上下面翻转后，在多个连接盘上接合了焊锡球的状态的扩大剖面图。图31所示的是将图29中的多个可断开的布线基板进行划片后的状态的平面图(底视图)。图32所示的是图22的变形例即布线基板的扩大平面图。图33所示的是沿着图32的C-C线剖开的扩大剖面图。图34所示的是图3的变形例即半导体芯片的平面图。图35所示的是将图34中的半导体芯片安装到图32中的布线基板上的状态的扩大平面图。图36所示的是沿着图35的C-C线剖开的扩大剖面图。图37所示的是在图22的其他变形例即布线基板上安装图34所示的半导体芯片后的状态的扩大平面图。图38所示的是沿着图37的C-C线剖开的扩大剖面图。图39所示的是图37的变形例的扩大平面图。图40所示的是沿着图39的C-C线剖开的扩大剖面图。图41所示的是图39所示的布线基板的变形例的扩大平面图。图42所示的是图39的其他变形例的扩大平面图。符号说明1半导体器件2半导体芯片2a表面2b背面2c侧面2d焊垫(电极片、焊盘、芯片电极)2d1第一列焊垫2d2第二列焊垫2e布线2f绝缘膜2g绝缘膜2h开口部3布线基板(基材、转接板)3a上表面3b下表面3c侧面4突起电极(凸起电本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括以下工序：工序a，准备布线基板，其中，所述布线基板具有形成有多条焊接引线的上表面，在俯视观察时，所述上表面包括第一部分及第二部分，所述第一部分由第一宽度构成，所述第二部分与所述第一部分一体形成且在俯视观察时由比所述第一宽度小的第二宽度构成；工序b，以半导体芯片的表面面向所述布线基板的所述上表面的方式将该半导体芯片配置到所述布线基板上，且将所述多条焊接引线和多个焊盘进行电连接的工序，其中，所述半导体芯片具有所述表面、形成于所述表面的所述多个焊盘、与所述多个焊盘接合的多个突起电极以及装载在所述多个突起电极的顶端面的多处第一焊锡；其中，所述工序a中所准备的布线基板的所述多条焊接引线上预先形成有多处第二焊锡，所述工序b中，以所述多个突起电极分别与所述多条焊接引线的所述第二部分重合的方式将所述半导体芯片配置到所述布线基板上，而且，所述工序b中，通过对所述第二焊锡进行加热以熔化所述第二焊锡。

【技术特征摘要】
2011.06.30 JP 2011-1454311.一种半导体器件的制造方法，其特征在于，包括以下工序：工序a，准备布线基板，其中，所述布线基板具有形成有多条焊接引线的上表面，所述焊接引线包括第一部分及第二部分，所述第一部分在俯视观察时由第一宽度构成，所述第二部分与所述第一部分一体形成且在俯视观察时由比所述第一宽度小的第二宽度构成；工序b，以半导体芯片的表面面向所述布线基板的所述上表面的方式将该半导体芯片配置到所述布线基板上，且将所述多条焊接引线和多个焊盘进行电连接的工序，其中，所述半导体芯片具有所述表面、形成于所述表面的所述多个焊盘、与所述多个焊盘接合的多个突起电极以及装载在所述多个突起电极的顶端面的多处第一焊锡；其中，所述工序a中所准备的布线基板的所述多条焊接引线上预先形成有多处第二焊锡，所述工序b中，以所述多个突起电极分别与所述多条焊接引线的所述第二部分重合的方式将所述半导体芯片配置到所述布线基板上，而且，所述工序b中，通过对所述第二焊锡进行加热以熔化所述第二焊锡，所述工序a中，配置在所述多条焊接引线中的所述第二部分上的所述多处第二焊锡的厚度，比配置在所述多条焊接引线中的所述第一部分上的所述多处第二焊锡的厚度薄。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述工序a还包括以下工序，即：将焊锡涂布在所述多条焊接引线上后，对所述焊锡进行加热从而形成所述第二焊锡的工序。3.如权利要求2所述的半导体器件的制造方法，其特征在于，在俯视观察时，所述突起电极的顶端面不与所述第一部分重合。4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述多个突起电极通过将金属膜堆积在所述多个焊盘上而形成。5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述多个突起电极以铜为主要成分。6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述多处第一焊锡通过将锡膜堆积在所述多个突起电极的所述顶端面而形成。7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二部分的所述第二宽度比所述多个突起电极的每一个的宽度小。8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一部分的延伸方向的长度为所述第一宽度以上。9.如权利要求1所述的半导...

【专利技术属性】
技术研发人员：绀野顺平，西田隆文，木下顺弘，长谷川和功，杉山道昭，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：