测试电路、集成电路、以及测试电路布局方法技术

一种测试电路，包括：基板；配线部分，具有多段配线；以及被测器件部分，被形成在基板上，并且具有被测器件主体和多个连接电极，其中，所述多个连接电极用于分别建立所述主体和所述多段配线之间的连接，将连接所述主体图案形成的平面上的旋转中心的位置和每一电极的直线的延伸方向朝向所述各段配线的延伸方向倾斜预定角度，并且将所述连接电极排列在这种位置上以便：即使是当将所述主体和所述电极相对于图案形成的平面上的所述配线部分、围绕所述旋转中心的位置旋转90度时，也维持所述电极和所述多段配线之间的连接关系。

【技术实现步骤摘要】

本公开涉及一种包括被测器件的测试电路、一种测试电路的布局方法、以及一种集成电路，其中，例如，该测试电路用于半导体器件的制造过程中的晶片级的性能评估，并且所述集成电路通过使用与测试电路的布局方法相同的布局方法来制造。
技术介绍
在相关技术中，为了在半导体器件的制造过程中进行晶片级的电性能评估，在晶片(wafer)(基板(substrate))上提供用于晶片出货检查的测试结构,其被称为TEG (测试元件组)。所述测试结构通常包括多个被测器件(以下将其称为DUT);电极焊盘，将其与诸 如例如晶片测试仪的评估设备的探针(probe)相接触；以及连接配线(wiring)(连接引脚(pin))，用于建立DUT和电极焊盘之间的电连接。另外，在相关技术中，已经提出了在这种测试结构中的各种布局设计图案(例如，参见美国专利7，489，151，以下将其称为专利文献I)。图21示出了专利文献I中所提出的测试结构的布局设计图案的示意性配置。顺便提及，图21为一个DUT和该DUT附近的示意性平面图。专利文献I示出了将MOS (金属氧化物半导体)晶体管200用作DUT的例子。根据专利文献1，如图21中所示，通过本文档来自技高网...

【技术保护点】
一种测试电路，包含：基板；配线部分，具有多段配线，并且所述配线部分被形成在所述基板上；以及被测器件部分，被形成在所述基板上，并且具有被测器件主体和多个连接电极，其中，所述多个连接电极用于分别建立所述被测器件主体和所述多段配线之间的连接，将连接所述被测器件主体的图案形成的平面上的旋转中心的位置和所述多个连接电极中的每一连接电极的直线的延伸方向朝向所述多段配线的延伸方向倾斜预定角度，并且将所述多个连接电极排列在这种位置上以便：即使是当所述被测器件主体和所述多个连接电极围绕所述旋转中心的位置、相对于所述图案形成的平面上的所述配线部分旋转90度时，也能够维持所述多个连接电极和所述多段配线之间的连接关系...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小川和久，
申请(专利权)人：索尼公司，
类型：发明
国别省市：