设有信号反弹模块的3D-SIC过硅通孔的测试装置制造方法及图纸

本发明专利技术公开了一种设有信号反弹模块的3D-SIC过硅通孔的测试装置，发送端和接收端之间通过多条过硅通孔TSV相连接；发送端包括第一被测芯片、解码器、控制单元CU、锁存器D和双向开关DSW；接收端包括第二被测芯片和信号反弹模块；信号反弹模块包括一个信号发生器F、多个延迟单元M和多个三态门；TSV的上端与接收端的延迟单元M和信号发生器F相连接；TSV的下端与发送端的解码器和双向开关DSW相连接；解码器、锁存器D和双向开关DSW均与控制单元CU相连接；锁存器D还与双向开关DSW相连接。本发明专利技术的3D-SIC过硅通孔的测试装置，具有可有效地解决在3D芯片制造过程中对失效TSV进行有效检测困难的问题、面积和实践开销较小，功耗较低等优点。

【技术实现步骤摘要】

本专利技术涉及一种设有信号反弹模块的3D-SIC过硅通孔的测试装置。
技术介绍
随着芯片制造工艺地不断发展，芯片的尺寸不断减小，性能不断提高，延续了摩尔定律近半个世纪的辉煌。然而，半导体晶体管尺寸已经接近纳米级，预示着芯片制造业将遇到一个极大的瓶颈，摩尔定律有可能就此失效。为了延续摩尔定律，继续提升芯片的性能，3D芯片应运而生。在以往的集成电路中，所有的元件都是在一个平面上分布，即称为2D集成电路。而3D集成电路的设计不同于2D集成电路的平面设计方法，它是将多个晶片(Die)垂直堆叠，通过硅通孔(TSV)互连，以实现垂直集成。从而获得更小的体积、更好功耗和射频性能。芯片的垂直堆叠方式可分为面对面堆叠(Face-to-Face Bonding)，面对背堆叠(Face-to-Back Bonding)和背对背堆叠(Back-to-Back Bonding)三种。其中面对面堆叠是两个集成电路的金属层垂直堆叠形成的，不需要通过TSV互连。而面对背堆叠和背对背堆叠方式并非两个集成电路的金属层直接接触，所以必须通过TSV互连。在芯片堆叠技术中，两层以上的集成电路堆叠就不可避免的要用到面对背堆叠本文档来自技高网...

【技术保护点】
设有信号反弹模块的3D？SIC过硅通孔的测试装置，其特征是，包括发送端（1）和接收端（2）；所述发送端和接收端之间通过多条过硅通孔相连接；所述发送端包括第一被测芯片（101）、解码器（102）、控制单元CU、锁存器D和双向开关DSW；所述接收端包括第二被测芯片（201）和信号反弹模块；所述信号反弹模块包括一个信号发生器F、多个延迟单元M和多个三态门（202）；所述过硅通孔的上端与所述接收端的延迟单元M和信号发生器F相连接，所述延迟单元M均通过各自的三态门（202）与所述信号发生器F相连接；所述过硅通孔的下端与所述发送端的解码器（102）和双向开关DSW相连接；所述解码器（102）、锁存器D和双...

【技术特征摘要】

【专利技术属性】
技术研发人员：王伟，方芳，陈田，刘军，唐勇，李润丰，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：