一种在半导体衬底表面制作斜面的方法技术

本发明专利技术涉及一种在半导体衬底表面制作斜面的方法、半导体器件及其制备方法，所述方法包括：提供半导体衬底，在所述半导体衬底中形成有第一凹槽，所述第一凹槽的侧面与水平面之间具有第一夹角；选用牺牲材料填充所述第一凹槽，其中，所述牺牲材料和所述半导体衬底具有不同的蚀刻选择比；蚀刻去除所有的所述牺牲材料的同时形成第二凹槽，所述第二凹槽的侧面与水平面之间具有第二夹角，所述第二夹角小于所述第一夹角。本发明专利技术所述方法能够制备角度更小的斜面作为斜面反射镜，不同硅片上的斜面反射镜可以通过简单的反射式耦合，耦合效率可以达到90%以上，极大的提高了耦合效率和器件性能。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种在半导体衬底表面制作斜面的 方法、半导体器件及其制备方法。
技术介绍
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备， 多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出 现了 3D 集成电路（integrated circuit，IC)技术，3D 集成电路（integrated circuit，IC) 被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。 随着晶片面对面堆叠（F2F Stacking,Face to Face)技术的日趋成熟娃通孔技术 同样也期望应用于的娃基的通信器件的3D封装技术当中，采用娃通孔（Through Silicon Via，TSV)以及位于硅通孔上方的金属互连结构形成电连接，然后进一步实现晶圆之间的键 合。 此外，目前现有技术中还有基于娃平面波导器件通过娃光通孔（through silicon photonic via，TSPV)来连接两块硅片上形成的平面波导器件，从而形成不同光学器件的3D 封装。 在所述TSPV技术发展过程中，由于半导体中没有的45度斜面的刻蚀，使得在不同 硅片上的不能通过简单的反射式耦合，而转向比较复杂的光栅耦合方式，而且，它的耦合效 率比较低，通常只有20%~70%左右，而选用45度斜面，在不同硅片上的可以通过简单的反 射式耦合，耦合效率可以达到90%以上。 虽然45度斜面可以具有很高的耦合效率，但是现有技术中并没有蚀刻45度斜面 的方法，现有技术中可以蚀刻得到的斜面的角度为54. 74°左右，由Si晶面性质可知，100 晶面与111晶面的夹角为54. 74°，如图Ia所示，根据这个原理，可以刻蚀出深V型槽或者 带有54. 74°斜面的槽，图Ib为在硅的晶向上的实际的TMAH各向异性湿法刻蚀工艺中得到 的SEM图，所述角度为55.47°，和54. 74°相差不大。 在目前的工艺流程中，缺少45°斜面反射镜来作为平面波导的耦合器件，只能透 过光栅来进行耦合，但是藕和效率比较低，因此如何制备得到45°斜面对于3D IC技术具 有重要的意义。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进 一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。 本专利技术提供了，包括： 提供半导体衬底，在所述半导体衬底中形成有第一凹槽，所述第一凹槽的侧面与 水平面之间具有第一夹角； toon] 选用牺牲材料填充所述第一凹槽，其中，所述牺牲材料和所述半导体衬底具有不 同的蚀刻选择比； 蚀刻去除所有的所述牺牲材料的同时形成第二凹槽，所述第二凹槽的侧面与水平 面之间具有第二夹角，所述第二夹角小于所述第一夹角。 作为优选，所述第一夹角的角度为52. 74° -56. 74°。 作为优选，所述第二夹角的角度为42-48°。 作为优选，所述第二夹角的角度为45°。 作为优选，所述牺牲材料和所述半导体衬底的蚀刻选择比为3. 2-3. 6。 作为优选，所述牺牲材料和所述半导体衬底的蚀刻选择比为3. 4。 作为优选，形成所述第一凹槽的方法包括： 在所述半导体衬底上形成硬掩膜层； 在所述硬掩膜层上形成图案化的光刻胶层，所述光刻胶上定义了所述第一凹槽的 图案； 以所述图案化的光刻胶层为掩膜蚀刻所述硬掩膜层，以将所述图案转移至所述硬 掩膜层上； 去除所述光刻胶层； 以所述硬掩膜层为掩膜蚀刻所述半导体衬底，以在所述半导体衬底中形成所述第 一凹槽。 作为优选，所述半导体衬底选用Si衬底，并选用TMAH蚀刻所述Si衬底以形成所 述第一凹槽，在所述第一凹槽中所述第一夹角为54. 74°。 作为优选，所述第二凹槽的斜面边长为3微米-15微米。 作为优选，所述硬掩膜层选用非晶硅、氧氮化硅、氧化硅、掺杂氧化硅、氧碳化硅、 氮化物、钛和氧化钛中的一种。 作为优选，所述牺牲材料选用湿法可显影填充材料。 作为优选，所述牺牲材料选用由酮类，醚类或烷烃类的有机溶剂，抗反射吸收材 料，与标准四甲基氢氧化铵显影液反应的有机酸基团树脂，以及含氧、氟元素的有机基团树 脂交联成而成的树脂材料。 作为优选，所述牺牲材料的分子量为1000-50000,折射率为1. 0-3. 0,消光系数为 0. 1_3, 0〇 作为优选，填充所述第一凹槽的方法为： 选用所述牺牲材料进行一次或多次涂覆； 涂覆完所述牺牲材料之后检查是否满足平坦化要求： 若满足平坦化要求则执行平坦化步骤，平坦化所述牺牲材料至所述半导体衬底； 若不满足平坦化要求，则再次涂覆，至满足平坦化要求后再执行平坦化步骤。 作为优选，所述牺牲材料每次涂布剂量均为0. 5ml_5ml，在涂覆牺牲材料之后还进 一步包括烘烤的步骤，所述烘烤的温度均为60°C _250°C，烘烤时间为10秒-120秒。 作为优选，在形成所述第二凹槽之后还进一步包括： 在所述第二凹槽中沉积第一抗反射层，以形成具有第二夹角的反射面； 选用半导体材料填充所述第二凹槽； 然后在所述半导体材料层上沉积第二抗反射层。 本专利技术还提供一种半导体器件的制备方法，包括： 提供第一耦合元件和第二耦合元件，其中所述第一耦合元件和所述第二耦合元件 选用上述的方法制备得到； 其中所述第一耦合元件和所述第二耦合元件中第二夹角的反射面相对设置，以实 现反射式耦合。 作为优选，所述第二夹角的角度为45°。 作为优选，所述第一耦合元件和所述第二耦合元件之间还形成有熔覆层。 本专利技术还提供了一种上述的方法制备得到的半导体器件。 本专利技术为了解决现有技术中存在的问题通过制作45°斜面发射镜，来增加耦合器 件的耦合效率。而目前基于硅的湿法各向异性刻蚀，只能刻蚀出54.74°，而通过湿法可 显影材料的填充，进行平坦化，在进行干法刻蚀，制作出45°斜面，进而制作45°斜面反射 镜，有了的45度斜面，不同硅片上的可以通过简单的反射式耦合，耦合效率可以达到90%以 上，极大的提高了耦合效率和器件性能。【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本发 明的实施例及其描述，用来解释本专利技术的装置及原理。在附图中， 图Ia-Ib为硅晶面中100晶面与111晶面之间夹角的结构示意图； 图2a_2b为所述半导体器件中包含45°斜面作为平面波导的耦合器件结构示意 图； 图3a_3d为本专利技术一【具体实施方式】中所述45°斜面的制备过程中的剖视图； 图4为本专利技术一【具体实施方式】中所述蚀刻湿法可显影形成45°斜面的示意图； 图5为本专利技术一【具体实施方式】中制备45°斜面的工艺流程图。【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进 行描述。 为了彻底理解本专利技术，将在下列的描述中提出详细的描述，以说明本专利技术所述半 导体器件及其制备方法。显然，本专利技术的施行并本文档来自技高网...

【技术保护点】
一种在半导体衬底表面制作斜面的方法，包括：提供半导体衬底，在所述半导体衬底中形成有第一凹槽，所述第一凹槽的侧面与水平面之间具有第一夹角；选用牺牲材料填充所述第一凹槽，其中，所述牺牲材料和所述半导体衬底具有不同的蚀刻选择比；蚀刻去除所有的所述牺牲材料的同时形成第二凹槽，所述第二凹槽的侧面与水平面之间具有第二夹角，所述第二夹角小于所述第一夹角。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈福成，黄河，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31