通过插入界面原子单层改进与IV族半导体的金属接触制造技术

本公开案提供通过在金属与半导体之间的界面插入V族或III族原子单层，或插入各自由单层形成的双层，或插入多个所述双层，减少金属-半导体(IV族)结的比接触电阻的技术。所得的低比电阻金属-IV族半导体结应用为半导体设备中的低电阻电极，所述半导体设备包括电子设备(例如晶体管、二极管等)和光电设备(例如激光器、太阳能电池、光电探测器等)，及/或应用为场效应晶体管(field effect transistor；FET)中的金属源区及/或金属漏区(或者所述金属源区及/或金属漏区的一部分)。III族原子单层和V族原子单层主要为有序的原子层，所述原子层形成于IV族半导体的表面并与IV族半导体的表面原子化学结合。

【技术实现步骤摘要】
【国外来华专利技术】通过插入界面原子单层改进与IV族半导体的金属接触相关申请案本申请案请求2011年11月23日提出申请的美国临时申请案第61/563,478号的优先权，并以引用的方式将所述申请案并入本申请案中。
本专利技术涉及通过在金属与半导体之间的界面处插入V族原子单层或III族原子单层，或插入由V族原子和III族原子中每一者的一个单层形成的双层，或插入多个所述双层，来减少金属-半导体(例如，IV族半导体)结的比接触电阻的技术。
技术介绍
随着晶体管的大小减小到如超薄主体(ultra-thinbody,UTB)绝缘体上硅材料(silicon-on-insulator,SOI)场效应晶体管(FET)、鳍式场效晶体管(FinFET)和纳米线FET形式的纳米级尺寸，与晶体管源极和漏极相关联的不利电阻成为所述设备和使用所述晶体管制造的集成电路产品的性能的不断增加的负担。此外，当晶体管源区和漏区大小减小到约10nm以下时，理论上预测并实验上证实了掺杂物活性的降低。所谓掺杂物活性，我们指故意引入的杂质物种在半导体基体中的所需自由载流子(电子或空穴)贡献。所述纳米级掺杂物活性的降低进一步促成经掺杂的源/漏(S/D)区中纳米级金属接触处以及纳米掺杂区整体部分中的不利的高电阻。若半导体中的有效掺杂减少，则金属与半导体的接触电阻增加，所述增加主要是由于金属-半导体接触处的肖特基势垒的存在。已知在接近金属-半导体界面的半导体的浅层区域中的高掺杂浓度可通过减小肖特基势垒的宽度而使金属-半导体接触的电阻减小。尽管减小的是势垒宽度，但从电响应角度(例如电流-电压测量)看来，肖特基势垒高度减小。描述所述因表面掺杂导致的"有效势垒高度"减小的一篇早期文章为J.M.Shannon所著的"ControlofSchottkybarrierheightusinghighlydopedsurfacelayers"(固体电子学，19卷，537-543页(1976))。同样已知高浓度的掺杂物原子可通过从金属硅化物的所谓掺杂物分离引入到接近金属接触的半导体浅层区域。A.Kikuchi和S.Sugaki在J.Appl.Phys.,53卷,No.5(1982年5月)中报告：在PtSi形成期间，植入的磷原子在靠近PtSi-Si界面处堆积，并使得对n型硅的肖特基势垒测量高度减小。肖特基二极管的测量(有效)势垒高度的减小归因于导致势垒变得更陡的硅中堆积的磷原子。换句话说，所述结果归因于Shannon在1976年所描述的效应。在过去数十年中，硅微电子工业依赖于将在接近金属-硅接触的硅中的高掺杂浓度作为获得对晶体管源极和漏极的可接受低接触电阻的手段。接触金属大部分为金属硅化物，最近为镍硅化物或镍铂硅化物。预期，随着晶体管尺寸继续缩小且接触电阻成为源极与漏极之间总电阻的更大部分(因而成为严重限制性能的因素)，将来，将接触电阻最小化的所述方法是不足的。2011年出版的最新的国际半导体技术发展路线图(InternationalTechnologyRoadmapforSemiconductors,ITRS)报告：预期在2014年晶体管栅极长度缩小到18nm，并且规定比接触电阻不超过1.0x10-8Ohm.cm2时，针对整体MOS晶体管中的接触电阻问题还没有解决方案。日益明显的是，必须减小金属-半导体接触处的肖特基势垒，以便在MOS晶体管掺杂源极/漏极接触的情况下将接触电阻减小至可接受水平，即显著低于l.0xl0-8Ohm.cm2。能够减小肖特基势垒并因而减小与掺杂半导体区的接触电阻的技术也可应用于所谓的"金属源极/漏极晶体管"，所述金属源极/漏极晶体管不具有掺杂源极和掺杂漏极，而是利用金属与晶体管沟道之间的直接接触(由栅极上的电势调节并在源极与漏极之间传输电流的自由载流子区域)。1991年至1992年间发表的大量作品报道了对Baroni、Resta、Baldereschi及其他人所做的理论预测的实验验证，所述理论预测为由两个不同元素形成的双重夹层可产生界面偶极子，所述界面偶极子不仅能够改变异质结能带不连续性，而且能够在同质结中产生能带不连续性。McKinley等人于1991年的文章"ControlofGehomojunctionbandoffsetsviaultrathinGa-Asdipolelayers"(J.Vac.Sci.Technol.A9(3)，1991年5/6月)，以及1992年的类似文章"ControlofGehomojunctionbandoffsetsviaultrathinGa-Asdipolelayers"(应用表面科学，56-58卷，762-765页(1992))中首次报告使用Ga-As偶极子夹层在{111}取向Ge同质结处获得0.35-0.45eV能带偏移。室温下在p型Ge(111)衬底上完成砷沉积、镓沉积和锗沉积。通过原位芯能级X射线光致发光测量价电能带偏移。通过将Ge3d芯能级分裂为两个组分(一者是因为Ge衬底且另一者是因为Ge覆盖层)证实，沉积的Ge区域(覆盖层)相对Ge衬底具有价电能带偏移。通过以"Ga优先"或者"As优先"的生长顺序引入Ga-As偶极子夹层，在Ge同质结中获得正价电能带偏移和负价电能带偏移。发现，能带偏移为0.35-0.45eV，且所述结的As侧上的Ge价电能带边缘处于较低能量(即更受缚)。在由W.A.Harrison等人于"PolarHeterojunctionInterfaces"(Phys.Rev.B18，4402(1978))中所描述的Harrison"理论炼金术(theoreticalalchemy)"模型的基础上，解释了偶极子夹层。对于能带不连续性的夹层控制因此应用于同质结，从而将能带偏移工程的潜在领域扩大到半导体异质结之外。在1992年，Marsi等人进一步研究McKinley等人的报告，著有文章："Microscopicmanipulationofhomojunctionbandlineups"(J.Appl.Phys.,71卷，No.4，1992年2月15日)、"Homojunctionbanddiscontinuitiesinducedbydipolarintralayers:Al-AsinGe"(J.Vac.Sci.Technol.A10(4)，1992年7月/8月)以及"Localnatureofartificialhomojunctionbanddiscontinuities"(J.Appl.Phys.72(4)，1992年8月15日)。在第一篇文章中，Marsi等人报告了当具有原子厚度的III族-V族双重夹层插入界面处时Si-Si及Ge-Ge同质结处的价电能带不连续性。通过原位芯能级X射线光致发光再次测量价电能带不连续性。在Ge样本中，沉积的Ge区域(覆盖层)相对Ge衬底具有价电能带偏移，如通过将Ge3d芯能级分裂为两个组分所证实；并且沉积的Si区域相对于Si衬底具有价电能带偏移，如通过Si2p芯能级的分裂所证实。量级在0.4-0.5eV的范围内(例如Si-P-Ga-Si为0.5eV而Si-P-Al-Si为0.4eV)的所观测到的不连续性定性符合理论预测，但由于偶极子效应，大多数理论估计较大本文档来自技高网...

【技术保护点】
一种电接触，所述电接触包含由V族原子单层、(ii)III族原子单层或(iii)一或多个双层中的一者分隔的金属和IV族半导体，每个双层由所述金属与所述IV族半导体之间的界面处的一个V族原子单层和一个III族原子单层构成，每个V族原子与III族原子的双层的所述V族原子单层或所述III族原子单层的所述原子与所述半导体的晶格结构成外延对齐。

【技术特征摘要】
【国外来华专利技术】2011.11.23 US 61/563,4781.一种电接触，所述电接触包含金属和IV族半导体，所述金属和所述IV族半导体由下列其中一者分隔：(i)V族原子单层；或(ii)一或多个双层，每个双层由一个V族原子单层和一个III族原子单层构成，在所述金属与所述IV族半导体之间的界面处，所述V族原子单层的原子或每个V族与III族原子双层的原子分别与所述IV族半导体的晶格结构成外延对齐。2.如权利要求1所述的接触，其中所述金属包含III族金属原子的金属元素的原子。3.如权利要求2所述的接触，其中所述金属包含钌、氮化钽或氮化钛。4.如权利要求1所述的接触，其中所述IV族半导体包含以下中的任一者：锗、硅、硅与锗的合金、锗与锡的合金、硅与碳的合金、硅与碳的化合物、锗与碳的合金、锗与碳的化合物。5.如权利要求1所述的接触，其中所述V族原子包含以下中任一者：氮、磷、砷和锑；或以下中任意两者或更多者的混合物：氮原子、磷原子、砷原子和锑原子。6.如权利要求1所述的接触，其中所述III族原子包含以下的任一者或多者：铝、镓或铟。7.如权利要求1所述的接触，其中所述金属和所述IV族半导体由所述一或多个双层分隔，且一个III族原子单层与所述IV族半导体的表面紧邻。8.如权利要求1所述的接触，其中一个V族原子单层与所述IV族半导体的表面紧邻。9.如权利要求1所述的接触，其中所述界面处的所述IV族半导体的表面是{111}取向表面或{100}取向表面。10.一种形成电接触的方法，所述方法包括在金属与IV族半导体之间的界面处引入下列其中一者：V族原子单层或V族原子与III族原子的双层，由此产生包含金属和IV族半导体的接触，所述金属和所述IV族半导体由下列其中一者分隔：(i)V族原子单层；或(ii)一或多个双层，在所述金属与所述IV族半导体之间的界面处，每个双层分别由一个V族原子单层和一个III族原子单层构成，其中执行所述引入以使所述V族原子单层的原子或每个V族与III族原子双层的原子分别与所述IV族半导体的晶格结构成外延对齐。11.如权利要求10所述的方法，其中所述接触包括所述V族原子与III族原子双层，所述方法包括使用结晶选择性蚀刻来蚀刻所述IV族半导体的{100}取向表面，以显露并暴露多个{111}取向半导体晶面；所述V族原子单层形成于所述{111}晶面上；并且所述III族原子单层随后沉积在所述V族原子单层上。12.如权利要求10所述的方法，其中所述接触包括所述V族原子单层，所述V族原子单层通过气相沉积工艺产生，所述气相沉积工艺包括将所述IV族半导体暴露至通过热蒸发所述V族元素的源或通过化学反应产生的所述V族原子的气相流或所述V族元素的同核分子流。13.如权利要求12所述的方法，其中V族原子/分子的所述流为组成物As4或组成物As2的砷分子流，且...

【专利技术属性】
技术研发人员：沃尔特·A·哈里森，保罗·A·克利夫顿，安德烈亚斯·戈贝尔，R·斯托克顿·盖恩斯，
申请(专利权)人：阿科恩科技公司，
类型：发明
国别省市：美国;US