多晶硅栅极刻蚀方法技术

本发明专利技术公开了一种多晶硅栅极刻蚀方法，该方法首先利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，然后分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。从而解决了根据断面的TEM图片手动测量掺杂多晶硅部分的厚度而带来的误差，提高了厚度测量的准确性；并解决了由于不同批次硅片在生长上、掺杂工艺上存在差异而导致实际所需的刻蚀时间可能不同的问题；使得每一片硅片的多晶硅栅极的掺杂多晶硅部分和未掺杂多晶硅部分在刻蚀后的形貌基本一致。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
在65纳米及以下的工艺技术中，要求器件中的多晶硅栅极进行一定量的离子掺杂，形成未掺杂多晶娃部分及位于未掺杂多晶娃部分上的掺杂多晶娃部分的组合多晶娃栅极，以降低电阻，从而降低多晶硅寄生耗尽区，提高器件的整体性能。但是，由于受掺杂离子的影响，在相同的刻蚀与清洗的条件下，掺杂多晶硅部分的刻蚀速率比未掺杂多晶硅部分的刻蚀速率快，因而掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后的形貌会有所差异，关于掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后的形貌请参考图1，如图I所示，半导体衬底101上制备有栅氧化层102,未掺杂多晶娃部分103与掺杂多晶娃部分104位于所述栅氧·化层102上,从图I可知，掺杂多晶娃部分104在刻蚀后的宽度小于未掺杂多晶娃部分103在刻蚀后的宽度，如图I中红色线圈所示。这样的形貌差异导致最终形成的栅极轮廓较差，且栅极的尺寸偏差较大，影响半导体器件的整体性能。为了解决上述掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后存在形貌差异的问题，目前采用的包括如下步骤通过断面分析(例如透射电子显微镜、TEM等)的手段，根据断面的分析照片，手动量测得到掺杂多晶硅的厚度；分两步设定不同的参数来进行掺杂多晶硅部分与未掺杂多晶硅部分的刻蚀；结合切片测量得到的掺杂多晶硅部分与未掺杂多晶部分的厚度，在程式中定义不同的刻蚀时间，其中该刻蚀时间在后续的刻蚀过程中是固定不变的。然而，上述目前的存在以下问题I)根据断面的分析照片，手动测量掺杂多晶硅部分的厚度，必然存在一定的误差;2)取样有限(一般只取I 2个样品)，但是不同批次的硅片在生长上、掺杂工艺上都会存在一定的差异；3)现行刻蚀程式中的时间是固定不变的，不会根据前面条件的不同，而时时修正每片硅片的工艺时间。因而，目前的在调整掺杂多晶硅部分与未掺杂多晶硅部分刻蚀后的貌差异的通用性较差。因此，有必要对现有的进行改进，以有效地提高掺杂多晶硅与未掺杂多晶硅刻蚀后的貌的均匀性。
技术实现思路
本专利技术的目的在于提供一种，以提高多晶硅栅极的刻蚀效果O为解决上述问题，本专利技术提出一种，其中，所述多晶硅栅极包括未掺杂多晶娃部分及位于所述未掺杂多晶娃部分上的掺杂多晶娃部分，该方法利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。 可选的，所述利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度具体地为首先利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量；然后利用上述测量得到的多晶硅栅极的总厚度减去所述掺杂多晶硅部分的厚度，得到所述未掺杂多晶硅部分的厚度。可选的，所述利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量是在利用光学线宽测量仪对多晶硅栅极的线宽进行测量的步骤中进行的。可选的，该方法具体包括如下步骤利用光学线宽测量仪对多晶硅栅极的总厚度及所述掺杂多晶硅部分的厚度进行测量；利用上述测量得到的多晶硅栅极的总厚度减去所述掺杂多晶硅部分的厚度，得到所述未掺杂多晶硅部分的厚度；分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀；将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实时修正每片硅片的所述掺杂多晶娃部分和所述未掺杂多晶娃部分的刻蚀时间。可选的，所述将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实时修正每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间具体包括以下步骤在所述掺杂多晶硅部分的刻蚀工艺过程中，通过所述掺杂多晶硅部分的厚度及刻蚀率计算出所需的刻蚀时间，再通过先进制程控制系统的实时反馈，精确控制每一片硅片的掺杂多晶娃部分的刻蚀时间；在所述未掺杂多晶硅部分的刻蚀工艺过程中，通过所述未掺杂多晶硅部分的厚度及刻蚀率计算出所需的刻蚀时间，再通过先进制程控制系统的实时反馈，精确控制每一片娃片的未掺杂多晶娃部分的刻蚀时间。可选的，所述掺杂多晶硅部分的刻蚀时间的计算公式为Tdoped ⑶=VERdoped其中，Td_d(S)为掺杂多晶硅部分的刻蚀时间，H1为掺杂多晶硅部分的厚度，ERd_d为掺杂多晶硅部分的刻蚀率。可选的，所述未掺杂多晶硅部分的刻蚀时间的计算公式为Tundoped (S) - (H2-H1) /ERundoped其中，Tundtjpra^S)为未掺杂多晶硅部分的刻蚀时间，H2为多晶硅栅极的总厚度，H1为掺杂多晶硅部分的厚度，ERundoped为未掺杂多晶硅部分的刻蚀率。本专利技术由于采用以上的技术方案，使之与现有技术相比，具有以下的优点和积极效果I)通过利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，解决了根据断面的TEM图片手动测量掺杂多晶硅部分的厚度而带来的误差，提高了厚度测量的准确性；2)通过将先进制程控制系统运用到多晶硅栅极刻蚀工艺中，实现实时修正每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间，解决了由于不同批次硅片在生长上、掺杂工艺上存在差异而导致实际所需的刻蚀时间可能不同的问题；使得每一片娃片的多晶娃栅极的掺杂多晶娃部分和未掺杂多晶娃部分在刻蚀后的形貌基本一致。附图说明图I为现有的掺杂多晶硅部分与未掺杂多晶硅部分在刻蚀后的形貌；图2为本专利技术实施例提供的多晶硅栅极的刻蚀方法的流程图；图3为采用本专利技术的多晶硅栅极的刻蚀方法得到的掺杂多晶硅部分与未掺杂多 晶硅部分在刻蚀后的形貌。具体实施例方式以下结合附图和具体实施例对本专利技术提出的作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，提供一种，该方法首先利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，然后分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。从而解决了根据断面的TEM图片手动测量掺杂多晶硅部分的厚度而带来的误差，提高了厚度测量的准确性；并解决了由于不同批次硅片在生长上、掺杂工艺上存在差异而导致实际所需的刻蚀时间可能不同的问题；使得每一片硅片的多晶硅栅极的掺杂多晶娃部分和未掺杂多晶娃部分在刻蚀后的形貌基本一致。本专利技术实施例提供的，其中，所述多晶硅栅极包括未掺杂多晶硅部分及位于所述未掺杂多晶硅部分上的掺杂多晶硅部分，该方法利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。进一步地，所述利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度具体地为首先利用光学线宽测量仪对多晶硅栅本文档来自技高网...

【技术保护点】
一种多晶硅栅极刻蚀方法，其中，所述多晶硅栅极包括未掺杂多晶硅部分及位于所述未掺杂多晶硅部分上的掺杂多晶硅部分，其特征在于，该方法利用光学线宽测量仪测量得到所述掺杂多晶硅部分的厚度及所述未掺杂多晶硅部分的厚度，分两步设定不同的参数对所述掺杂多晶硅部分和所述未掺杂多晶硅部分进行刻蚀，并在刻蚀过程中运用先进制程控制系统对每片硅片的所述掺杂多晶硅部分和所述未掺杂多晶硅部分的刻蚀时间进行实时修正。

【技术特征摘要】

【专利技术属性】
技术研发人员：唐在峰，方超，吕煜坤，张旭昇，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：