【技术实现步骤摘要】
本专利技术涉及一种。
技术介绍
随着科技的进步，电子元件的制造朝向高积集度，以符合电子元件轻、薄、短、小的趋势。提高积集度的方法，除了缩小半导体元件本身的尺寸之外，也可经由减小半导体元件之间的距离来达成。一般来说，会在栅极之间形成与位元线电性连接的接触插塞，且于栅极表面形成阻障层以与接触插塞保持电性绝缘。详言之，于基底上形成栅极及栅极之间的开ロ后，会于基底上形成一阻障层，以全面覆盖栅极表面以及开ロ侧壁与底部的表面。接着，移除开ロ底部上的阻障层，使开ロ暴露出位元线，然后于开口中形成与位元线电性连接的接触插塞。然 而，在上述エ艺中，用以移除开ロ底部上的阻障层的蚀刻エ艺通常会一井移除位于栅极的顶角处的阻障层，使得栅极的顶角处的阻障层圆化(rounding)或者是使得栅极被暴露出来。如此ー来，后续填入开ロ的接触插塞可能会与栅极的顶角处接触而电性连接，导致栅极与位元线短路。
技术实现思路
本专利技术提供一种，以避免导体图案表面的阻障层受到破坏。本专利技术提供一种。于ー蚀刻机台中提供一基底，基底上形成有多个第一导体图案、一阻障层以及一图案化绝缘层，其中第一导体图案之间具有多个第...
【技术保护点】
一种半导体的制造方法，其特征在于包括：于蚀刻机台中提供基底，所述基底上形成有多个第一导体图案、阻障层以及图案化绝缘层，其中所述些第一导体图案之间具有多个第一开口，所述阻障层覆盖所述些第一导体图案的表面与所述些第一开口的表面，所述图案化绝缘层形成于所述些第一导体图案上且具有多个第二开口，所述些第二开口暴露出位于所述些第一导体图案的顶角上的所述阻障层，且各所述第二开口与对应的第一开口连通；于所述阻障层上沉积第一聚合物层与第二聚合物层，其中所述第一聚合物层位于所述些第一导体图案的顶角上，所述第二聚合物层位于所述些第一开口的底部上，且所述第一聚合物层的厚度大于所述第二聚合物层的厚度...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：王文杰，陈逸男，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。