半导体元件的制作方法技术

一种半导体元件的制造方法，包括下述步骤：首先，提供具有虚设栅电极层的虚设栅极(dummy?gate)结构。接着移除此虚设栅电极层，以于栅极结构中形成一个开口，将下方材料层暴露出来。然后，针对移除了虚设栅电极层的虚设栅极结构进行氢氧化氨(NH4OH)处理工艺。再以金属材料填充此开口。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件的制造方法，且特别是有关于一种具有金属栅极结构的场效应晶体管(Field Effect Transistor, FET)元件的制造方法。
技术介绍
随着集成电路集成度的增加，半导体元件(例如场效应晶体管)的特征尺寸也跟着降低，场效应晶体管栅极氧化层的厚度亦跟着减少。为了因保有原来的介电效能，减少漏电，目前的多采用高介电常数(high k)的材料作为栅极氧化层。另外，由于已知的多晶硅栅极的掺杂容量有限，以掺杂多晶硅栅极的方式，来改善起始电压效能也有其极限。目前已经开始尝试使用金属栅极取代多晶硅栅极，以因应元件特征尺寸限缩所带来的问题。然而，对于此一
而言，如何改善场效应晶体管元件的工作效能，并提高工 艺良率，仍是未来的一大挑战。因此有需要提供一种先进的场效应晶体管元件制造方法，以改善场效应晶体管元件的工作效能，并提高工艺良率。
技术实现思路
本专利技术的目的之一是提供一种半导体元件的制造方法，以改善场效应晶体管元件的工作效能，并提高工艺良率。此一方法包括下述步骤首先，提供具有虚设栅电极层的虚设栅极结构。接着移除此虚设栅电极层，以于虚设栅极结构中形成一个开口，将下方材料层暴露出来。然后，针对移除了虚设栅电极层的虚设栅极结构进行氢氧化氨(NH4OH)处理工艺。再以金属材料填充此开口。在本专利技术的一实施例中，此下方材料层可以是栅氧化层或阻障层。在本专利技术的一实施例中，阻障层可以是氮化钽(TaN)层或氮化钛(TiN)层。在本专利技术的一实施例中，虚设栅极结构包括位于基材上的栅氧化层；位于栅氧化层上的阻障层；位于阻障层上的虚设栅电极层；以及，位于基材上，围绕栅氧化层、阻障层以及虚设栅电极层的间隙壁。在本专利技术的一实施例中，移除虚设栅电极层的步骤，还包括对间隙壁进行回蚀。在本专利技术的一实施例中，栅氧化层是高介电系数材料层，且在形成栅氧化层之后，还包括于基材上进行离子注入工艺，以形成源极/漏极结构。本专利技术的另一实施例，在移除虚设栅电极层之前，于基材上进行离子注入工艺，以形成源极/漏极结构，邻接虚设栅极结构；并在氢氧化氨处理工艺之后，于开口中形成高介电系数材料层。在本专利技术的一实施例中，氢氧化氨处理工艺具有实质为60°C的操作温度，且具有体积比实质为I : 120的氢氧化氨/水比值(NH4OH H2O)。在本专利技术的一实施例中，移除虚设栅电极层的步骤，与氢氧化氨处理工艺在同一工艺各器中完成。本专利技术的另一目的，是提供一种半导体元件的制造方法，包括下述步骤首先提供具有虚设栅电极层的虚设栅极结构。然后进行前蚀刻工艺，以移除一部分的虚设栅电极层。再进行氢氧化氨处理工艺，移除剩余的虚设栅电极层，于虚设栅极结构中形成一个开口，以暴露出下方材料层。再以金属材料填充此开口。在本专利技术的一实施例中，前蚀刻工艺可以是采用含氢氧化四甲基铵(Tetramethylammonium Hydroxide,TMAH)的湿式蚀刻工艺。在本专利技术的一实施例中，前蚀刻工艺至少移除三分之一的虚设栅电极层；而氢氧化氨处理工艺，至少移除二分之一的虚设栅电极层。在本专利技术的一实施例中，下方材料层可以是栅氧化层或阻障层。在本专利技术的一实施例中，阻障层可以是氮化钽层或氮化钛层。在本专利技术的一实施例中，虚设栅极结构包括位于基材上的栅氧化层；位于栅氧化层上的阻障层；位于阻障层上的虚设栅电极层；以及，位于基材上，围绕栅氧化层、阻障层以及虚设栅电极层的间隙壁。在本专利技术的一实施例中，在前蚀刻工艺和氢氧化氨处理工艺之间，还包括对间隙壁进行一个回蚀工艺。 在本专利技术的一实施例中，栅电极层是高介电系数材料层，且在形成栅氧化层之后，还包括于基材上进行离子注入工艺，以形成源极/漏极结构。本专利技术的另一实施例，在移除虚设栅电极层之前，于基材上进行离子注入工艺，以形成源极/漏极结构，邻接虚设栅极结构；并在氢氧化氨处理工艺之后，于开口中形成高介电系数材料层。在本专利技术的一实施例中，氢氧化氨处理工艺具有实质为60°C的操作温度，且具有体积比实质为I : 120的氢氧化氨/水比值。在本专利技术的一实施例中，移除虚设栅电极层的步骤，与氢氧化氨处理工艺在同一工艺各器中完成。根据上述实施例，本专利技术所提供的半导体元件制造方法，是在移除虚设栅电极层的工艺后段，进行一个氢氧化氨处理工艺，以减少虚设栅电极材料的残留，使后续形成于栅氧化层与金属栅极之间的功函数层，具有更符合金属栅极的电性需求的功函数值，改善晶体管元件的工作效能，同时提高晶体管元件的工艺良率，达到上述专利技术目的。附图说明图IA至图IK是根据本专利技术一优选实施例所绘示的互补式金属氧化物半导体工艺剖面图。图2是根据本专利技术另一优选实施例所绘示，制作互补式金属氧化物半导体的部分工艺剖面图。图3A至图3C是根据本专利技术又一优选实施例所绘示，制作互补式金属氧化物半导体的部分工艺剖面图。主要元件符号说明10 :栅极结构11 :具有金属栅极的晶体管元件12 :栅极结构13 :具有金属栅极的晶体管元件100 :互补式金属氧化物半导体 101 :基材IOla :P型有源区IOlb :N型有源区102 :浅沟隔离层103 :栅氧化层104:阻障层105:虚设栅电极层106:间隙壁107a:轻掺杂区107b :轻掺杂区108 :接触蚀刻中止层109:内层介电层IlOa:开口IlOb:开口111 :氢氧化氨处理工艺112:氮化钽层113:氮化钛层114:图案化电阻层115:钛铝化合物层116a :源极/漏极结构116b :源极/漏极结构117:金属材料203 :栅氧化层 220:高介电系数材料层301 :前蚀刻工艺311 :氢氧化氨处理工艺具体实施例方式本专利技术的目的是在提供一种先进的场效应晶体管元件制造方法，以改善场效应晶体管元件的工作效能，并提高工艺良率。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举数个互补式金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor,CMOS)元件(但不以此为限)的制备方法，作为优选实施例，并配合所附图示，其详细说明如下请参照图IA至图1K，图IA至图IK是根据本专利技术一优选实施例所绘示的互补式金属氧化物半导体100工艺剖面图。首先分别在基材101的P型有源区IOla及N型有源区IOlb (由浅沟隔离层102所隔离)上，依序形成栅氧化层103、阻障层104以及虚设栅电极层105。其中，阻障层104位于栅氧化层103上；虚设栅电极层105位于阻障层104上(如图IA所绘示)。虚设栅电极层105优选由多晶硅所构成。栅氧化层103可以由介电常数较低的材料，例如二氧化硅、氮化硅、氮氧化硅或氮碳化硅，所构成；也可以由高介电常数材料，例如娃化铪、氧化铪、氧化娃铪、氮氧化娃铪、氮化娃铪、氧化招铪、氧化招、氧化钛、氧化钛银、氧化钽、氧化锆、氧化硅锆、锶钛酸钡、镧锆钛酸铅或上述材料的组合，所构成。在本实施例之中，栅氧化层103由界面层(interfacial layer)以及高介电材料层所构成,其中界面层的材料为氧化硅或氮化硅加氧化硅；高介电材料层则由硅化铪、氧化铪、氧化硅铪、氮氧化硅铪、氮化娃铪、氧化招铪、氧化招、氧化钛、氧化钛银、氧化钽、氧化错、氧化娃错、银钛酸钡、镧锆钛酸铅或上述材料的组合所构成。本文档来自技高网...

【技术保护点】
一种半导体元件的制造方法，包括：提供虚设栅极结构，具有虚设栅电极层；移除该虚设栅电极层，于该虚设栅极结构中形成开口，将下方材料层暴露出；对该虚设栅极结构进行氢氧化氨处理工艺；以及以金属材料填充该开口。

【技术特征摘要】

【专利技术属性】
技术研发人员：赖建铭，陈奕文，李志成，黄同雋，许哲华，林坤贤，李宗颖，许启茂，黄信富，林进富，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：