存储器、存储阵列的编程控制方法及装置制造方法及图纸

技术编号:8162223 阅读:123 留言:0更新日期:2013-01-07 19:54
一种存储器、存储阵列的编程控制方法及装置,所述存储阵列中,同一列的存储单元共用一条位线,同一行的存储单元共用一条字线,每两行存储单元共用一条源线;所述编程控制方法包括:施加字线编程电压至与目标存储单元连接的字线,施加0V电压至与所述目标存储单元共用源线的存储单元连接的字线,施加字线偏置电压至剩余字线;施加源线编程电压至与目标存储单元连接的源线,施加源线偏置电压至剩余源线;施加编程电流以在与目标存储单元连接的位线上产生位线编程电压,施加位线预编程电压至剩余位线。本发明专利技术技术方案提供了一种存储器、存储阵列的编程控制方法及装置,减小了存储阵列的功率损耗。

【技术实现步骤摘要】
存储器、存储阵列的编程控制方法及装置
本专利技术涉及存储器
,尤其涉及一种存储器、存储阵列的编程控制方法及装置。
技术介绍
非易失性存储器(NVM,Nonvolatilememory)作为一种集成电路存储器件,由于其具有高速、高密度、可微缩、断电后仍然能够保持数据等诸多优点,被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。通常,依据构成存储单元的晶体管栅极结构的不同,非易失性存储器存储单元结构分为两种:堆叠栅极和分裂栅极结构,其中分裂栅极存储单元因为有效地避免了过擦除效应以及具有更高的编程效率而得到了广泛应用。图1为分裂栅极存储阵列的一种结构示意图,所述分裂栅极存储阵列包括多个呈阵列排布的存储单元(包括存储晶体管),以及用于选择所述存储单元并提供驱动信号的多条字线、位线以及源线。具体地,该分裂栅极存储阵列包含k+1条字线(WL0,WL1,WL2,WL3,…,WLk-1,WLk)、n+1条位线(BL0,BL1,…,BLn)以及m+1条源线(SL0,SL1,…,SLm)。每个分裂栅极存储单元的栅极、漏极、源极分别与字线、位线、源线连接,其中,同一列的存储单元共用一条位线,同一行的存储单元共用一条字线,每两行的存储单元共用一条源线,例如,从第一行存储单元开始,第一行与第二行存储单元共用源线SL0,第三行与第四行存储单元共用源线SL1,以此类推。现有技术中,以对图1所述的分裂栅极存储阵列中的一个存储单元a(简称为目标存储单元)进行编程为例,对各信号线的电压控制过程包括:施加字线编程电压Vgp至与存储单元a所连接的字线WL0;施加源线编程电压Vsp至与存储单元a所连接的源线SL0;施加编程电流Id至与存储单元a所连接的位线BL1,同时在位线BL1上产生位线编程电压Vdp;施加0V电压至除WL0外的剩余所有字线(WL1,WL2,WL3,…,WLk-1,WLk);施加源线偏置电压Vsbs至除SL0外的剩余所有源线(SL1,…,SLm);施加位线预编程电压Vinh至除BL1外的剩余所有位线(BL0,…,BLn)。在实际应用中,可根据电路结构和器件特性等确定所述字线编程电压、源线编程电压、编程电流、源线偏置电压、位线预编程电压的取值。然而,对于不进行编程的存储单元(简称为非目标存储单元),例如图1所示的存储单元d,使用所述现有技术编程方法将会产生栅极感生的漏极泄露(GIDL,Gate-InducedDrainLeakage)电流,增大分裂栅极存储阵列的功耗。此外,所述位线预编程电压Vinh是通过电荷泵电路由电源电压产生,在对分裂栅极存储阵列进行编程时,所述电荷泵电路由于包含功率器件(例如电阻等),也将产生功率损耗。
技术实现思路
本专利技术解决的问题是提供一种分裂栅极存储阵列的编程控制方法及装置,减小存储阵列的功率损耗。为解决上述问题,本专利技术提供了一种分裂栅极存储阵列的编程控制方法,所述存储阵列中,同一列的存储单元共用一条位线,同一行的存储单元共用一条字线,每两行存储单元共用一条源线,所述编程方法包括:施加字线编程电压至与目标存储单元连接的字线,施加0V电压至与所述目标存储单元共用源线的存储单元连接的字线,施加字线偏置电压至剩余字线;施加源线编程电压至与目标存储单元连接的源线,施加源线偏置电压至剩余源线;施加编程电流以在与目标存储单元连接的位线上产生位线编程电压,施加位线预编程电压至剩余位线;其中,所述字线偏置电压小于所述源线偏置电压且与所述源线偏置电压相差预定值;所述字线偏置电压小于所述位线编程电压。可选的,所述字线编程电压的取值范围为1.2V至2V,所述字线偏置电压的取值范围为0.1V至0.5V。可选的,所述源线编程电压的取值范围为7V至9V,所述源线偏置电压的取值范围为0.4V至0.8V。可选的,所述编程电流的取值范围为1μA至20μA,所述位线编程电压的取值范围为0.1V至0.6V,所述位线预编程电压的取值范围为2V至3.6V。可选的,所述预定值的取值范围为0.1V至0.3V。为解决上述问题,本专利技术还提供了一种分裂栅极存储阵列的编程控制装置,所述存储阵列中,同一列的存储单元共用一条位线,同一行的存储单元共用一条字线,每两行存储单元共用一条源线,所述编程控制装置包括:字线控制单元,用于施加字线编程电压至与目标存储单元连接的字线,施加0V电压至与所述目标存储单元共用源线的存储单元连接的字线,施加字线偏置电压至剩余字线;源线控制单元,用于施加源线编程电压至与目标存储单元连接的源线,施加源线偏置电压至剩余源线;位线控制单元,用于施加编程电流以在与目标存储单元连接的位线上产生位线编程电压,施加位线预编程电压至剩余位线;其中,所述字线偏置电压小于所述源线偏置电压且与所述源线偏置电压相差预定值;所述字线偏置电压小于所述位线编程电压。所述编程控制装置还包括偏置电压提供单元,用于提供所述源线偏置电压和所述字线偏置电压。可选的,所述偏置电压提供单元包括:基准电压产生单元,用于输出基准电压;分压单元,用于对所述基准电压产生单元输出的基准电压进行分压,以输出第一分压电压和第二分压电压;输出缓冲单元,用于放大所述分压单元输出的第一分压电压以获得所述源线偏置电压,以及放大所述第二分压电压以获得所述字线偏置电压。与现有技术相比,本专利技术的技术方案具有以下优点:对分裂栅极存储阵列的目标存储单元进行编程时,施加字线编程电压至与目标存储单元连接的字线,施加0V电压至与所述目标存储单元共用源线的存储单元连接的字线,施加字线偏置电压至剩余字线,通过施加的字线偏置电压减弱与目标存储单元不共用字线也不共用源线的存储单元的栅极和漏极之间的电场,减小GIDL电流,从而降低存储阵列的功率损耗。对于产生预编程电压的电荷泵电路,由于存储阵列功耗的减小,使得所述电荷泵电路的负载减小,从而在编程过程中所述电荷泵电路中的功率器件的损耗也将得到减小。对于与目标存储单元共用源线的存储单元连接的字线,施加0V电压,避免了在编程过程中产生列串扰。附图说明图1是一种分裂栅极存储阵列的结构示意图;图2是本专利技术实施方式的存储阵列的编程控制方法的流程示意图;图3是本专利技术实施方式的存储阵列的编程控制装置的结构示意图;图4是本专利技术实施例的存储阵列的编程控制装置的结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更为明显易懂,下面结合附图和实施例对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术,但是本专利技术还可以采用其他不同于在此描述的其它方式来实施,因此本专利技术不受下面公开的具体实施例的限制。正如
技术介绍
中所描述的,采用现有的一种编程方法对分裂栅极存储阵列中的目标存储单元进行编程时,对于不进行编程的非目标存储单元所连接的字线和位线,分别施加0V电压和位线预编程电压,所述施加的0V电压和位线预编程电压在存储单元的漏极和栅极内部产生一个电场,能带发电子流向漏极,空穴流向衬底,形成GIDL电流,产生功率损耗。因此,专利技术人考虑,通过减弱所述电场减小GIDL电流,进而实现降低存储阵列的功率损耗。图2是本专利技术实施方式的存储阵列的编程控制方法的流程示意图,本方法用于对所述存储阵列中的目标存储单元进行编程,所述存储阵列中,同一列的存储单元共用本文档来自技高网
...
存储器、存储阵列的编程控制方法及装置

【技术保护点】
一种存储阵列的编程控制方法,所述存储阵列中,同一列的存储单元共用一条位线,同一行的存储单元共用一条字线,每两行存储单元共用一条源线,其特征在于,包括:施加字线编程电压至与目标存储单元连接的字线,施加0V电压至与所述目标存储单元共用源线的存储单元连接的字线,施加字线偏置电压至剩余字线;施加源线编程电压至与目标存储单元连接的源线,施加源线偏置电压至剩余源线;施加编程电流以在与目标存储单元连接的位线上产生位线编程电压,施加位线预编程电压至剩余位线;其中,所述字线偏置电压小于所述源线偏置电压且与所述源线偏置电压相差预定值;所述字线偏置电压小于所述位线编程电压。

【技术特征摘要】
1.一种存储阵列的编程控制方法,所述存储阵列中,同一列的存储单元共用一条位线,同一行的存储单元共用一条字线,每两行存储单元共用一条源线,其特征在于,包括:施加字线编程电压至与目标存储单元连接的字线,施加0V电压至与所述目标存储单元共用源线的存储单元连接的字线,施加字线偏置电压至剩余字线,所述字线偏置电压大于0V;施加源线编程电压至与目标存储单元连接的源线,施加源线偏置电压至剩余源线;施加编程电流以在与目标存储单元连接的位线上产生位线编程电压,施加位线预编程电压至剩余位线;其中,所述字线偏置电压小于所述源线偏置电压且与所述源线偏置电压相差预定值;所述字线偏置电压小于所述位线编程电压与所述位线预编程电压。2.根据权利要求1所述的存储阵列的编程控制方法,其特征在于,所述字线编程电压的取值范围为1.2V至2V,所述字线偏置电压的取值范围为0.1V至0.5V。3.根据权利要求1所述的存储阵列的编程控制方法,其特征在于,所述源线编程电压的取值范围为7V至9V,所述源线偏置电压的取值范围为0.4V至0.8V。4.根据权利要求1所述的存储阵列的编程控制方法,其特征在于,所述编程电流的取值范围为1μA至20μA,所述位线编程电压的取值范围为0.1V至0.6V,所述位线预编程电压的取值范围为2V至3.6V。5.根据权利要求1所述的存储阵列的编程控制方法,其特征在于,所述预定值的取值范围为0.1V至0.3V。6.一种存储阵列的编程控制装置,所述存储阵列中,同一列的存储单元共用一条位线,同一行的存储单元共用一条字线,每两行存储单元共用一条源线,其特征在于,包括:字线控制单元,用于施加字线编程电压至与目标存储单元连接的字线,施加0V电压至与所述目标存储单元共用源线的存储单元连接的字线,施加字线偏置电压至剩余字线,所述字线偏置电压大于0V;源线控制单元,用于施加源线编程...

【专利技术属性】
技术研发人员:杨光军胡剑
申请(专利权)人:上海宏力半导体制造有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1