存储器及其读取电路制造技术

一种存储器及其读取电路，所述读取电路包括：电流镜单元，包括栅极相连的第一PMOS管和第二PMOS管；基准电压产生单元，用于输出基准电压，包括第三PMOS管和参考电流源，所述第三PMOS管的栅极与漏极连接并接地，源极为基准电压输出端，所述参考电流源一端与电源电压连接，另一端与所述第三PMOS管的源极连接；运放单元，包括第一输入端、第二输入端和比较输出端，所述第一输入端与所述基准电压输出端连接，所述第二输入端与所述位线节点连接，所述比较输出端与所述第一PMOS管和第二PMOS管的栅极连接；传输门译码单元，包括NMOS管组和PMOS管组。本发明专利技术读取电路提高了存储器在低电源电压下的读取速度和精度。

【技术实现步骤摘要】
存储器及其读取电路
本专利技术涉及存储器电路，特别涉及一种存储器的读取电路以及采用了该读取电路的存储器。
技术介绍
非易失性存储器（NVM,Nonvolatilememory）作为一种集成电路存储器件，由于其具有高速、高密度、可微缩、断电后仍然能够保持数据等诸多优点，被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。读取电路作为存储器的一个重要组成部分，直接影响存储器的读取速度。图1是现有的一种存储器的读取电路图，包括：电流镜单元11、位线调整单元12、比较单元13、输出单元14和译码单元15。在读取存储单元16前，位线调整单元12（包括运放比较器OP和调整晶体管m2）对数据线dl和位线bl进行预充电，即位线节点VD的电压（位线电压）随调整晶体管m2输入端的电压升高而被快速充电至高电平。调整晶体管m2输入端通常还接有预充电单元（图未示），以对调整晶体管m2输入端电压进行控制。当位线节点VD的电压升高至与运放比较器OP正向输入端所接参考电压Vref相等时，运放比较器OP的输出端控制调整晶体管m2关闭。在读取存储单元16时，由译码单元15选中的存储单元16的电流被读到位线节点V本文档来自技高网...

【技术保护点】
一种存储器的读取电路，包括：电流镜单元，包括栅极相连的第一PMOS管和第二PMOS管，所述第一PMOS管和第二PMOS管的源极连接电源电压，所述第一PMOS管的漏极连接位线节点，所述第二PMOS管的漏极连接数据节点；其特征在于，还包括：基准电压产生单元，用于输出基准电压，包括第三PMOS管和参考电流源，所述第三PMOS管的栅极与漏极连接并接地，源极为基准电压输出端，所述参考电流源一端与电源电压连接，另一端与所述第三PMOS管的源极连接；运放单元，包括第一输入端、第二输入端和比较输出端，所述第一输入端与所述基准电压输出端连接，所述第二输入端与所述位线节点连接，所述比较输出端与所述第一PMOS管和...

【技术特征摘要】
1.一种存储器的读取电路，包括：电流镜单元，包括栅极相连的第一PMOS管和第二PMOS管，所述第一PMOS管和第二PMOS管的源极连接电源电压，所述第一PMOS管的漏极连接位线节点，所述第二PMOS管的漏极连接数据节点；其特征在于，还包括：基准电压产生单元，用于输出基准电压，包括第三PMOS管和参考电流源，所述第三PMOS管的栅极与漏极连接并接地，源极为基准电压输出端，所述参考电流源一端与电源电压连接，另一端与所述第三PMOS管的源极连接；运放单元，包括第一输入端、第二输入端和比较输出端，所述第一输入端与所述基准电压输出端连接，所述第二输入端与所述位线节点连接，所述比较输出端与所述第一PMOS管和第二PMOS管的栅极连接；传输门译码单元，包括NMOS管组和PMOS管组，所述NMOS组由预定数量的NMOS管串联构成，所述PMOS管组由所述预定数量的PMOS管串联构成，所述NMOS管组的第一端和所述PMOS管组的第一端与所述位线节点连接，所述N...

【专利技术属性】
技术研发人员：杨光军，胡剑，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：