本发明专利技术公开了一种制作半导体器件的方法，包括：提供形成有位于核心区域的第一栅极结构和位于周边区域的第二栅极结构的半导体衬底；在核心区域形成第一光刻胶层；在周边区域执行晕环离子注入和浅掺杂漏离子注入以在第二栅极结构两侧的半导体衬底中形成第二晕环离子注入区和第二浅掺杂区；去除第一光刻胶层；执行预非晶化离子注入，以在未被第一栅极结构和第二栅极结构覆盖的半导体衬底中形成非晶层；在周边区域形成第二光刻胶层；在核心区域执行晕环离子注入和浅掺杂漏离子注入以在第一栅极结构两侧的半导体衬底中形成第一晕环离子注入区和第一浅掺杂区。本发明专利技术的方法可以保证周边器件的热电子注入可靠性的情况下降低核心区域的结突变性和结电容。
【技术实现步骤摘要】
本专利技术涉及半导体制造工艺，尤其涉及一种。
技术介绍
随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体器件的关键尺寸越来越小。然而，当沟道长度缩短到可与源极和漏极的耗尽层宽度之和相比拟时，沟道边缘(如源极、漏极和绝缘区边缘)所造成的扰动变得更显著，半导体器件的性能将偏离原有的长沟道特性。例如，在短沟道条件中，阈值电压(即栅极的开启电压)会随着漏极电压的增加而降低，从而对半导体器件的阈值电压控制以及漏电等特性造成不利影响。上述由于沟道长度缩短而发生的对半导体器件的特性的影响被称为短沟道效应(Short ChannelEffect)。 随着半导体器件的特征尺寸的缩短，半导体器件制造工艺引入超浅结(shallowerjunction)技术，来避免短沟道效应。锗的预非晶化离子注入(PAI)是形成超浅结的有效方法之一，但是需要对该工艺进行优化，以实现半导体器件的性能和可靠性。
技术实现思路
本专利技术提出了一种制作半导体器件的方法，包括a)提供半导体衬底，所述半导体衬底上形成有位于核心区域的第一栅极结构和位于周边区域的第二栅极结构；b)在所述核心区域上形成第一光刻胶层，以覆盖位于所述核心区域的所述半导体衬底和所述第一栅极结构；c)在所述周边区域执行晕环离子注入和浅掺杂漏离子注入，以在所述第二栅极结构的两侧的所述半导体衬底中形成第二晕环离子注入区和第二浅掺杂区；d)去除所述第一光刻胶层；e)执行预非晶化离子注入，以在未被所述第一栅极结构和所述第二栅极结构覆盖的所述半导体衬底中形成非晶层；f )在所述周边区域上形成第二光刻胶层，以覆盖位于所述周边区域的所述半导体衬底和所述第二栅极结构；g)在所述核心区域执行晕环离子注入和浅掺杂漏离子注入，以在所述第一栅极结构的两侧的所述半导体衬底中形成第一晕环离子注入区和第一浅掺杂区。优选地，所述c)步骤包括以下两种执行方式先执行晕环离子注入以在所述第二栅极结构的两侧的所述半导体衬底中形成所述第二晕环离子注入区，然后执行浅掺杂漏离子注入以在所述第二栅极结构的两侧的所述半导体衬底中形成所述第二浅掺杂区；或者先执行浅掺杂漏离子注入以在所述第二栅极结构的两侧的所述半导体衬底中形成所述第二浅掺杂区，然后执行晕环离子注入以在所述第二栅极结构的两侧的所述半导体衬底中形成所述第二晕环离子注入区。优选地，所述第二栅极结构为NMOS器件的栅极结构和/或PMOS器件的栅极结构。优选地，所述第二栅极结构为NMOS器件的栅极结构，所述第二浅掺杂区中掺杂的离子为磷离子和/或砷离子。优选地，所述磷离子的注入剂量为I X IO13 - IXlO15 cm_2，所述磷离子的注入能量为 5-40keVo优选地，所述砷离子的注入剂量为I X IO13 - IXlO15 cm_2，所述砷离子的注入能量为 I-IOkeV。优选地，所述第二栅极结构为NMOS器件的栅极结构，所述晕环离子注入区中掺杂的离子为硼离子和/或铟离子。优选地，所述硼离子的注入剂量为I X IO13 - IXlO14 cm_2，所述硼离子的注入能量为 4-12keV0优选地，所述铟离子的注入剂量为I X IO12 - IXlO14 cm_2，所述铟离子的注入能量为 20-80keVo优选地，执行所述预非晶化离子注入过程中，注入的离子为锗离子。 优选地，所述锗离子的注入剂量为I X IO13 - IXlO15 cm_2，所述锗离子的注入能量为 5-30keVo优选地，所述g)步骤包括以下两种执行方式先执行晕环离子注入以在所述第一栅极结构的两侧的所述半导体衬底中形成所述第一晕环离子注入区，然后执行浅掺杂漏离子注入以在所述第一栅极结构的两侧的所述半导体衬底中形成所述第一浅掺杂区；或者先执行浅掺杂漏离子注入以在所述第一栅极结构的两侧的所述半导体衬底中形成所述第一浅掺杂区，然后执行晕环离子注入以在所述第一栅极结构的两侧的所述半导体衬底中形成所述第一晕环离子注入区。优选地，所述第一栅极结构为NMOS器件的栅极结构和/或PMOS器件的栅极结构。优选地，所述第一栅极结构为NMOS器件的栅极结构，所述第一浅掺杂区中掺杂的离子为磷离子和/或砷离子。优选地，所述磷离子的注入剂量为I X IO13 - IXlO15 cm_2，所述磷离子的注入能量为 5-40keVo优选地，所述砷离子的注入剂量为I X IO13 - IXlO15 cm_2，所述砷离子的注入能量为 I-IOkeV。优选地，所述第一栅极结构为NMOS器件的栅极结构，所述晕环离子注入区中掺杂的离子为硼离子和/或铟离子。优选地，所述硼离子的注入剂量为I X IO13 - IXlO14 cm_2，所述硼离子的注入能量为 I-IOkeV。优选地，所述铟离子的注入剂量为I X IO12 - IXlO14 cm_2，所述铟离子的注入能量为 20-80keVo优选地，所述方法还包括去除所述第二光刻胶层的步骤。优选地，去除所述第二光刻胶层之后，还包括形成源极和漏极的步骤。本专利技术的方法通过在核心区域的浅掺杂离子注入和晕环离子注入之前，并且在周边区域的浅掺杂离子注入和晕环离子注入之后执行预非晶化离子注入工艺，可以在不影响周边区域的掺杂轮廓，保证周边器件的热电子注入可靠性的同时，降低核心区域的结突变性，减小结电容。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中， 图I为根据本专利技术一个实施方式制作半导体器件工艺流程 图2A-2K为根据本专利技术一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。 图I示出了根据本专利技术一个实施方式制作半导体器件工艺流程图，图2A-2K示出了根据本专利技术一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。下面将结合图I和图2A-2K来详细说明本专利技术的制作方法。执行步骤101，提供半导体衬底，该半导体衬底上形成有位于核心区域的第一栅极结构和位于周边区域(I/O区域)的第二栅极结构。如图2A所示，提供半导体衬底200，半导体衬底200上包含核心区域M和周边区域N。在核心区域M内形成有第一栅极结构201A，在周边区域N内形成有第二栅极结构201B。半导体衬底200可以是以下所提到的材料中的至少一种硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI )、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。第一栅极结构201A和第二栅极结构201B可以分别包括栅氧化物层(未示出)和栅极材料层(未示出)。作为示例，栅氧化物层可以是通过氧化工艺在氧蒸气环境中约800^1000摄氏度的温度下形成的二氧化硅层。作为示例，栅极材料层可以是采用化学气相沉积法形成的掺杂多晶硅层。虽然图2A仅使用第一栅极结构201A来表示位于核心区域M的栅极结构，仅使用第二栅极结构201B来表示位于周边区域N的栅极结构，但本领域的技术本文档来自技高网...
【技术保护点】
一种制作半导体器件的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有位于核心区域的第一栅极结构和位于周边区域的第二栅极结构；b）在所述核心区域上形成第一光刻胶层，以覆盖位于所述核心区域的所述半导体衬底和所述第一栅极结构；c）在所述周边区域执行晕环离子注入和浅掺杂漏离子注入，以在所述第二栅极结构的两侧的所述半导体衬底中形成第二晕环离子注入区和第二浅掺杂区；d）去除所述第一光刻胶层；e）执行预非晶化离子注入，以在未被所述第一栅极结构和所述第二栅极结构覆盖的所述半导体衬底中形成非晶层；f）在所述周边区域上形成第二光刻胶层，以覆盖位于所述周边区域的所述半导体衬底和所述第二栅极结构；g）在所述核心区域执行晕环离子注入和浅掺杂漏离子注入，以在所述第一栅极结构的两侧的所述半导体衬底中形成第一晕环离子注入区和第一浅掺杂区。
【技术特征摘要】
【专利技术属性】
技术研发人员：甘正浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。