沟槽隔离结构的制造方法技术

本发明专利技术公开了一种浅沟槽隔离结构的制造方法。于一基底上依序形成一图案化垫层与一图案化掩膜层，其中基底包括一存储单元区与一外围区。以图案化掩膜层为掩膜，移除部分基底，以形成多个沟槽。于基底上形成一第一衬层，以覆盖图案化掩膜层、图案化垫层以及沟槽的表面。移除覆盖外围区的图案化掩膜层、图案化垫层以及沟槽的表面的第一衬层。在移除外围区的第一衬层后，对图案化掩膜层进行一内缩工艺，使得外围区的图案化掩膜层的内缩量大于存储单元区的图案化掩膜层的内缩量。于沟槽中形成绝缘层，以形成多个浅沟槽隔离结构。本发明专利技术可使存储器元件具有较佳的元件特性与信赖度。

【技术实现步骤摘要】

本专利技术涉及一种隔离结构的制造方法，且特别涉及ー种浅。
技术介绍
随着半导体技术的进步，元件的尺寸也不断地縮小。因此，为了防止相邻的元件发生短路的现象，元件与元件间的隔离变得相当重要。现今较常使用的方法则为浅沟槽隔离结构(Shallow Trench Isolation, STI)エ艺。一般来说，浅沟槽隔离结构的形成步骤包括于基底上形成垫氧化层与图案化掩膜层，接着以图案化掩膜层为掩膜移除部分基底，以于基底中形成浅沟槽。然后，于浅沟槽中填入绝缘材料以形成浅沟槽隔离结构，再以蚀刻等方式移除垫氧化层与图案化掩膜层。其中，移除垫氧化层的步骤可能会移除部分浅沟槽隔离结构，特别是移除浅沟槽隔离结构的上转角处而产生凹陷(Divot)。如此ー来，会导致后续形成于浅沟槽隔离结构边的穿隧氧化层(Tunnel Oxide)或栅极氧化层在浅沟槽隔离结构的上转角处有厚度过薄的问题，使得闪存的元件特性受到影响。为了避免穿隧氧化层或栅极氧化层发生上述的“角薄化(Corner Thinning) ”现象，公知的解决方法之ー是在形成浅沟槽之后，对浅沟槽进行修补蚀刻损伤与降低应カ的热氧化工艺前，使图案化掩膜层侧向后退。详言之，在形成浅沟槽之后，蚀刻部分图案化掩膜层，使得图案化掩膜层相对浅沟槽的边缘内缩(Pull Back)。由于图案化掩膜层内缩所遗留下来的空间后续便会填入用以形成浅沟槽隔离结构的绝缘材料，因此该部分的绝缘材料能用来迟滞蚀刻垫氧化层时对浅沟槽隔离结构的上转角处所造成的伤害，以避免浅沟槽隔离结构的上转角处产生凹陷。如此ー来，于浅沟槽隔离结构边形成穿隧氧化层与栅极氧化层时，穿隧氧化层与栅极氧化层在转角处能具有与主体一致的厚度且不会有角薄化现象。在存储器元件尺寸的日益微缩下，上述的图案化掩膜层在存储单元区的内缩量也必须随之降低。然而，栅极氧化层形成前，存储器元件的外围区通常承受较存储单元区为多的湿蚀刻量，加上受限于操作电压的限制，使得高压栅极氧化层的厚度较难缩减或缩減量相当有限，导致外围区面临图案化掩膜层有内缩量不足的问题。換言之，浅沟槽隔离结构的上转角处可能会因为裸露过深而产生凹陷，使得形成于浅沟槽隔离结构边的栅极氧化层有角薄化问题，甚至成长于凹陷处。如此ー来，严重劣化存储器元件的元件特性与信赖度。
技术实现思路
本专利技术的目的在于提供一种浅，使得存储器元件具有较佳的元件特性。本专利技术提出一种浅。首先，于ー基底上依序形成ー图案 化垫层与一图案化掩膜层，其中基底包括一存储单元区与一外围区。接着，以图案化掩膜层为掩膜，移除部分基底，以形成多个沟槽。然后，于基底上形成一第一衬层，以覆盖图案化掩膜层、图案化垫层以及沟槽的表面。接着，移除覆盖外围区的图案化掩膜层、图案化垫层以及沟槽的表面的第一衬层。然后，对图案化掩膜层进行ー内缩エ艺，使得外围区的图案化掩膜层的内缩量大于存储単元区的图案化掩膜层的内缩量。而后，于沟槽中形成绝缘层，以形成多个浅沟槽隔离结构。在本专利技术的一实施例中，上述的第一衬层包括一氧化层。在本专利技术的一实施例中，上述的第一衬层的材料包括高温氧化物(HighTemperature Oxide, HT0)或以四こ氧基娃烧(tetraethosiloxane, TE0S)形成的氧化物。在本专利技术的一实施例中，还包括在氮气中以及高温下对第一衬层进行一致密化工艺。在本专利技术的一实施例中，上述的移除覆盖外围区的图案化掩膜层、图案化垫层以 及沟槽的表面的第一衬层的步骤包括于存储単元区上形成一光阻层，以覆盖存储单元区的第一衬层；以及移除外围区的第一衬层。在本专利技术的一实施例中，上述的移除第一衬层的方法包括湿式蚀刻エ艺。在本专利技术的一实施例中，上述的内缩エ艺包括湿式蚀刻エ艺。在本专利技术的一实施例中,在形成第一衬层之前,还包括于基底上形成一第二衬层，以覆盖图案化掩膜层、图案化垫层以及沟槽的表面。在本专利技术的一实施例中，上述的第二衬层的材料包括氮化硅。在本专利技术的一实施例中，还包括在氮气或氧气中以及高温下对第一衬层进行一致密化工艺。在本专利技术的一实施例中，上述的在进行内缩エ艺时，存储单元区的图案化掩膜层上依序覆盖有第二衬层与第一衬层，以及外围区的图案化掩膜层上覆盖有第二衬层。本专利技术的有益效果在于，基于上述，本专利技术的浅使得图案化掩膜层在外围区与存储单元区分别具有适当的内缩量。如此ー来，能避免浅沟槽隔离结构的上转角处产生凹陷，使得后续形成于浅沟槽隔离结构边的穿隧氧化层与栅极氧化层在转角处能具有与主体一致的厚度而不会有角薄化现象。因此，存储器元件具有较佳的元件特性与信赖度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图IA至图IF是依照本专利技术的一第一实施例的一种浅的流程首1]面不意图。图2A至图2E是依照本专利技术的一第二实施例的一种浅的流程首1]面不意图。图3A至图3D是依照本专利技术的一第三实施例的一种浅的流程首1]面不意图。图4A与图4B分别为公知的高压区与低压区的局部示意图，以及图4C与图4D分别为本专利技术的高压区与低压区的局部示意图。其中，附图标记说明如下100 :基底102 :存储单元区104:外围区110:图案化垫层120:图案化掩膜层130 :沟槽 138 :氧化层140、142:衬层150 :光阻层160 :氧化层170 :浅沟槽隔离结构170a :上转角处180 :栅极氧化层190 :控制栅极C1、C2:内缩量具体实施例方式一般来说，由于外围区通常用以形成高压元件与低压元件，栅极氧化层形成前，夕卜围区通常承受较存储单元区为多的湿蚀刻量，加上外围区的高压栅极氧化层的厚度较难缩减或缩減量相当有限，因此高压栅极氧化层的角薄化问题在外围区中也较为严重，低压栅极氧化层甚至会成长于凹陷处。如此ー来，导致存储器元件的元件特性与信赖度下降。因此，本专利技术针对存储器元件的外围区与存储单元区的特性来形成浅沟槽隔离结构，以避免后续形成于浅沟槽隔离结构边的穿隧氧化层与栅极氧化层发生角薄化等问题。图IA至图IF是依照本专利技术的一第一实施例的一种浅的流程剖面示意图。请參照图1A，首先，于ー基底100上依序形成ー图案化垫层110与ー图案化掩膜层120，其中基底100包括一存储单元区102与一外围区104。基底100例如是P型掺杂硅基底、N型掺杂硅基底、外延硅基底、神化镓基底、磷化铟基底或硅化锗基底。图案化垫层110的材质例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。图案化掩膜层120的材质例如是氮化硅，其形成方法例如是化学气相沉积法。请參照图1B，接着，以图案化掩膜层120为掩膜，移除部分基底100，以形成多个沟槽130。在本实施例中，移除部分基底100的方法例如是反应性离子蚀刻法。然后，在本实施例中，于形成沟槽130之后，还包括对基底100及图案化掩膜层120进行ー快速热氧化工艺(Rapid Thermal Oxidation, RT0)。请參照图1C，然后，于基底100上形成一第一衬层140，以覆盖图案化掩膜层120、图案化垫层110以及沟槽130的表面。換言之，第一衬层140同时覆盖位于存储単元区102与外围区104的图案化掩膜层120、图案化垫层110以及沟槽130的表面。在本实施例中，第一衬层140例如是包括一氧化层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浅沟槽隔离结构的制造方法，包括步骤 于一基底上依序形成一图案化垫层与一图案化掩膜层，其中该基底包括一存储单元区与一外围区； 以该图案化掩膜层为掩膜，移除部分该基底，以形成多个沟槽； 于该基底上形成一第一衬层，以覆盖该图案化掩膜层、该图案化垫层以及所述多个沟槽的表面； 移除覆盖该外围区的该图案化掩膜层、该图案化垫层以及所述多个沟槽的表面的该第一衬层; 对该图案化掩膜层进行一内缩工艺，使得该外围区的该图案化掩膜层的内缩量大于该存储单元区的该图案化掩膜层的内缩量；以及 于所述多个沟槽中形成绝缘层，以形成多个浅沟槽隔离结构。2.如权利要求I所述的浅沟槽隔离结构的制造方法，其特征在于，该第一衬层包括一氧化层。3.如权利要求2所述的浅沟槽隔离结构的制造方法，其特征在于，该第一衬层的材料包括高温氧化物或以四乙氧基硅烷形成的氧化物。4.如权利要求I所述的浅沟槽隔离结构的制造方法，其特征在于，该浅沟槽隔离结构的制造方法还包括在氮气中以及高温下对该第一衬层进行一致密化工艺的步骤。5.如权利要求I所述的浅沟槽隔离结构的制造方法，其特征在于，...

【专利技术属性】
技术研发人员：倪志荣，吕珈宏，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：