半导体器件制造技术

本发明专利技术提供一种半导体器件，以解决属于三次元半导体的SGT因为泄漏电流增加所致消耗电力的增大，实现SGT的低消耗电力。该半导体器件具备：第1导电型第1硅柱、包围第1导电型第1硅柱的侧面的第1绝缘体及包围第1绝缘体的栅极；在第1硅柱下部具备有第2硅柱，在第1硅柱上部具备有第3硅柱；且半导体器件由以下区域所构成：第2导电型高浓度杂质区域，形成于第3硅柱；第2导电型高浓度杂质区域，形成在除第2硅柱的与第1硅柱的接触面以外的面；及第1导电型杂质区域，由形成于第2硅柱的第2导电型高浓度杂质区域所包围；形成于第2硅柱的第2导电型高浓度杂质区域所包围的第1导电型杂质区域是圆柱；形成于第2硅柱的第1导电型杂质区域的长度较从形成于第2硅柱的底部的第2导电型高浓度杂质区域延伸的空乏层还长。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更详细而言，涉及三次元半导体的环绕式栅极晶体管(Surrounding Gate Transistor, SGT)的半导体器件。
技术介绍
通过平面(planar)型晶体管的微细化，已广泛使用于计算机或通信、测量机器、 自动控制器件、生活机器等领域，以作为低消耗电力且低廉、具有高信息处理能力的微处理器(micro processor)、或 ASIC (Application Specific Integrated Circuit,专用集成电路)、微电脑(micro computer)及廉价且大容量的存储器。然而，在半导体衬底上形成于平面的平面型晶体管为平面地形成。换言之，相对于源极、栅极及漏极水平构成于硅衬底表面，在SGT中，源极、栅极及漏极相对于硅衬底呈垂直方向配置，而形成有栅极包围凸状半导体层的构造(例如非专利文献I、图144)。因此，SGT相较于平面型晶体管，其占有面积大幅缩小。然而，在此种SGT中，由于栅极长度随着ULSI (ultra-large scale integration, 超大规模集成电路)的微细化变短，因此施加于栅极电极及源极电本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：舛冈富士雄，工藤智彦，
申请(专利权)人：新加坡优尼山帝斯电子私人有限公司，
类型：发明
国别省市：