本发明专利技术涉及半导体制造领域，尤其涉及一种提高浮体动态随机存储器单元写入速度的注入方法及结构。本发明专利技术公开了一种提高浮体动态随机存储器单元写入速度的注入方法及结构，通过进行斜角重掺杂离子注入工艺，一方面提高了漏端沟道中的纵向电场，增大了衬底电流，另一方面拉远了源端与衬底间的距离，降低了积聚载流子从源端的泄漏速度，从而提高了浮体效应存储单元的写入速度。
【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种提高浮体动态随机存储器单元写入速度的注入方法及结构。
技术介绍
嵌入式动态存储技术的发展已经使得大容量动态随机存取存储器(Dynamic Random Access Memory，简称 DRAM)在目前的系统级芯片(System on a Chip，简称 SOC) 中非常普遍。大容量嵌入式动态存储器(Embedded Dynamic RAM，简称EDRAM)给SOC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态存储器(EDRAM)的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难，且其制作工艺与CMOS超大规模集成电路工艺非常不兼容，所以限制了其在嵌入式系统芯片(SOC)中的应用。浮体效应存储单元(Floating Body Cell，简称FBC)是一种有希望替代EDRAM的动态存储器。FBC是利用浮体效应(Floating Body Effect，简称FBE)的动态随机存储器单元，其原理是利用绝缘体上硅(Silicon on hsulator，简称S0I)器件中氧埋层(BOX)的隔离作用所带来的浮体效应，将被隔离的浮体(Floating Body)作为存储节点，实现写“ 1” 和写“0”。图1-2本专利技术
技术介绍
中浮体效应存储单元的工作原理示意图。如图1所示，以 NMOS为例，将器件1的源极(S) 11接地，栅极(G) 12和漏极(D) 13端加正偏压V ( + )，则该器件1导通；由于横向电场作用，电子在漏极13附近与硅原子碰撞电离，产生电子空穴对， 一部分空穴被纵向电场扫入衬底14，形成衬底电流，由于有氧埋层15的存在，衬底电流无法释放，使得空穴在浮体积聚(Δ Q)，定义为第一种存储状态，即写“1”;如图2所示，在栅极 (G)21上施加正偏压，在漏极22上施加负偏压，通过PN结正向偏置，空穴从浮体发射出去， 定义为第二种存储状态，即写“0”。由于衬底电荷的积聚，会改变器件的阈值电压(Vt)，可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统EDRAM应用于嵌入式系统芯片中。图3为本专利技术
技术介绍
中传统的源漏重掺杂注入示意图。如图3所示，由于传统的源漏重掺杂注入方向为垂直于硅片表面，使得注入和之后的退火工艺形成源漏重掺杂区为对称结构，而浮体效应存储单元在写“ 1”时，载流子一边在衬底积聚，一边会从源端慢慢的泄漏，且写“1”的速度由衬底电流的大小和积聚的载流子从源端泄漏的速度共同决定的，即提高浮体效应存储单元的衬底电流，就可以提高浮体效应存储单元的写入速度；此外，通过减少衬底积聚的载流子从源端泄漏，也可以达到提高浮体效应存储单元写入速度的目的。
技术实现思路
本专利技术公开了一种提高浮体动态随机存储器单元写入速度的注入方法，一衬底上设置有栅极的半导体器件，其中，包括以下步骤对半导体器件进行斜角重掺杂离子注入工艺，于衬底中形成沟道、源极和漏极；其中， 离子注入向漏极方向倾斜，漏极中的掺杂离子比源极中的掺杂离子更靠近沟道。上述的提高浮体动态随机存储器单元写入速度的注入方法，其中，衬底侧壁设置有浅沟隔离槽。上述的提高浮体动态随机存储器单元写入速度的注入方法，其中，位于浅沟隔离槽和衬底下方设置有氧埋层和底层硅，氧埋层覆盖底层硅，浅沟隔离槽和衬底覆盖氧埋层。上述的提高浮体动态随机存储器单元写入速度的注入方法，其中，栅极与衬底之间设置有薄氧化层，侧墙覆盖栅极的侧壁及邻近栅极的部分衬底。本专利技术还公开了一种提高浮体动态随机存储器单元写入速度的结构，一衬底上设置有栅极，其中，包括衬底上设置有经斜角重掺杂离子注入工艺制备的沟道、源极和漏极，源极和漏极位于沟道的两侧，衬底位于沟道和源、漏的下方；其中，漏极中的掺杂离子比源极中的掺杂离子更靠近沟道。上述的提高浮体动态随机存储器单元写入速度的结构，其中，衬底侧壁设置有浅沟隔离槽。上述的提高浮体动态随机存储器单元写入速度的结构，其中，位于浅沟隔离槽和衬底下方设置有氧埋层和底层硅，氧埋层覆盖底层硅，浅沟隔离槽和衬底覆盖氧埋层。上述的提高浮体动态随机存储器单元写入速度的结构，其中，栅极与衬底之间设置有薄氧化层，侧墙覆盖栅极的侧壁及邻近栅极的部分衬底。综上所述，由于采用了上述技术方案，本专利技术提出一种提高浮体动态随机存储器单元写入速度的注入方法及结构，通过进行斜角重掺杂离子注入工艺，一方面提高了漏端沟道中的纵向电场，增大了衬底电流，另一方面拉远了源端与衬底间的距离，降低了积聚载流子从源端的泄漏速度，从而提高了浮体效应存储单元的写入速度。附图说明图1-2本专利技术
技术介绍
中浮体效应存储单元的工作原理示意图； 图3为本专利技术
技术介绍
中传统的源漏重掺杂注入示意图4为本专利技术提高浮体动态随机存储器单元写入速度的注入方法的示意图。具体实施例方式下面结合附图对本专利技术的具体实施方式作进一步的说明图4为本专利技术提高浮体动态随机存储器单元写入速度的注入方法的示意图。如图4所示，本专利技术公开了一种提高浮体动态随机存储器单元写入速度的注入方法。采用SOI硅片， 包括在底层硅21上的氧埋层(BOX) 22，以及在氧埋层22之上的衬底23 ；在衬底23上制备浅沟隔离槽M和栅极(G) 25及其侧墙26。之后，对衬底23进行斜角重掺杂离子注入工艺27，并于衬底23中形成沟道观、源极(S) 29和漏极(D) 30 ；其中，离子注入向漏极30 —侧方向倾斜，漏极30中的掺杂离子比源极四中的掺杂离子更靠近沟道观。其中，栅极25和沟道28之间设置有薄氧化层31。由于，源漏重掺杂注入方向与垂直硅片方向成一夹角α (α >0)，并且向漏端方向倾斜，如图4所示，注入退火工艺后，由于注入方向不再垂直于硅片表面，所以源漏不再是对称结构，由于注入方向向漏端倾斜，所以漏极的掺杂离子与沟道更接近，而源端的离子与沟道的距离被拉远。在漏端，由于掺杂离子与沟道更接近，当栅极上加上电压后，在漏端区域会产生更强的纵向电场，由横向电场加速的载流子碰撞产生的电子空穴对，空穴会在更强的纵向电场作用下被扫入衬底，增加了衬底电流。在源端，由于掺杂离子与沟道远离， 所以源端与衬底远离，降低了衬底积聚的载流子从源端泄漏的速度。一方面衬底电流增加， 衬底积聚载流子的速度增加，另一方面，衬底积聚的载流子从源端泄漏的速度降低，从而使得浮体效应存储单元的写入速度增加。例如在0. 13um浮体动态随机存储器工艺中，采用NMOS器件作为附体动态随机存储器单元，源漏重掺杂注入采用磷注入，注入方向可由原先的垂直注入，改进为与垂直硅片表面成15度(α =15° )的斜角注入，以提高附体动态随机存储器单元的写入速度。综上所述，由于采用了上述技术方案，本专利技术提出一种提高浮体动态随机存储器单元写入速度的注入方法，在不增加原有工艺步骤情况下，通过进行斜角重掺杂离子注入工艺，一方面提高了漏端沟道中的纵向电场，增大了衬底电流，另一方面拉远了源端与衬底间的距离，降低了积聚载流子从源端的泄漏速度，从本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：俞柳江，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。