具有串行和并行模式的存储器系统和方法技术方案

本发明专利技术提供了一种方法和系统，其允许使用串行存取或者使用并行存取来执行存取一个或者多个存储体的方法。在串行模式中，每一链路作为独立的串行链路操作。相反，在并行模式期间，链路作为并行链路共同操作。其中，在串行模式中，对于每一链路独立地接收输入和输出控制，在并行模式期间，所有的链路共同使用单组输入和输出控制。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种方法和系统，其允许使用串行存取或者使用并行存取来执行存取一个或者多个存储体的方法。在串行模式中，每一链路作为独立的串行链路操作。相反，在并行模式期间，链路作为并行链路共同操作。其中，在串行模式中，对于每一链路独立地接收输入和输出控制，在并行模式期间，所有的链路共同使用单组输入和输出控制。【专利说明】本申请为申请号为200780045070.7、申请日为2007年12月10日、专利技术名称为“具有串行和并行模式的存储器系统和方法”的申请的分案申请。
本专利技术涉及并行存储器系统和串行存储器系统。
技术介绍
当前消费电子装置使用存储器装置。例如，诸如数码照相机、便携式数字助理、便携式音频/视频播放器和移动终端的移动电子装置一直以来要求大容量存储器，优选的是具有不断增加容量和提高速度能力的非易失性存储器。由于在不通电的情况下非易失性存储器和硬盘驱动器可以保持数据，因此优先选择非易失性存储器和硬盘驱动器，从而延长了电池寿命。虽然，现有存储器装置对于许多目前的消费电子装置以足够的速度运行，但是这样的存储器装置可能将不足以用于未来要求高数据速率的电子装置和其他装置中。例如，记录高清晰度移动图像的移动多媒体装置可能要求存储模块具有大于使用当前存储器技术的存储器模块的编程吞吐量。虽然这样的解决方案看起来简单，但是在这样的高频率下信号质量却存在问题，其在存储器的工作频率上设定了实际的限制。存储器使用一组并行输入/输出(I/o)引脚和其它部件通信，引脚的数量视情况而定。I/O引脚接收命令指令和输入数据并且提供输出数据，这通常被称为并行接口。高速操作例如可以导致诸如串扰、信号扭曲和信号衰减的通信退化效应，从而降低信号质量。为了在系统板上将较高密度和较快速操作结合在一起,存在两种设计技术:诸如菊花链的串行互连配置和诸如多点的并行互连配置。这些设计技术可以用于克服决定着硬盘与存储器系统之间存储器交换的成本和操作效率的密度问题。但是，多点配置相对于菊花链配置具有缺点。例如，如果在多点存储器系统中点的数量增加，由于每一引脚的负载效应，延迟时间也增加，从而削弱了多点存储器系统的总的性能。这归因于存储器装置的金属线电阻器-电容器负载和引脚电容量。在诸如存储器装置的装置中的串行链路可以使用串行接收所有的地址、命令和数据的单个引脚输入。串行链路可以提供串行菊花链配置来通过级联配置有效地控制命令位、地址位和数据位。通过提供串行菊花链配置，存储器装置识别符(ID)号码被分配给级联链上的每一装置。存储器装置可以是动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)或者快闪存储器。
技术实现思路
本专利技术提供一种方法和系统，其允许使用串行存取或者使用并行存取来执行存取一个或者多个存储体的方法。在串行模式中，每一链路作为独立串行链路操作。相反，在并行模式期间，链路作为并行链路共同操作。其中，对于串行模式，对于每一链路独立地接收输入和输出控制，而在并行模式期间，所有的链路共同使用单组输入和输出控制。根据一个主要方面，本专利技术提供一种存储器系统，包括:至少一个存储体；连接多个输入和多个输出到所述至少一个存储体的双模接口电路，所述接口电路具有串行模式，在串行模式期间至少一个输入的每一个作为相应的串行输入操作并且至少一个输出的每一个作为相应的串行输出操作，所述接口电路具有并行模式，在并行模式期间输入作为并行输入共同操作并且输出作为并行输出共同操作。在有些实施例中，所述至少一个存储体包括多个存储体。在有些实施例中，在串行模式期间，每一个作为相应的串行输入操作的所述至少一个输入包括多个输入，并且作为相应的串行输出操作的所述至少一个输出包括多个输出。在有些实施例中，双模接口电路包括:多个链路和体控制器，每一个链路和体控制器在多个输入中具有相应的输入；其中，多个链路和体控制器中的每一个可以以串行模式操作以通过以下处理以串行方式执行读和写操作:对于每一读和写操作，如果操作是写操作，处理在包含命令、地址和数据的相应输入上接收的单个位宽输入信号；其中，所述多个链路和体控制器可以并行模式共同操作以通过以下处理并行地执行读和写操作:对于每一读和写操作，如果操作是写操作，处理在包含命令、地址和数据的多个输入上接收的多个位宽输入信号。在有些实施例中，每一个链路和体控制器被连接到所述存储体的预定一个，并且每一个存储体被连接到所述输出的预定一个。在有些实施例中，每一个链路和体控制器还包括对于写操作的相应输入控制和对于读操作的相应输出控制；双模接口电路在并行模式中可操作地连接多个链路和体控制器电路的公共一个的输入控制到其余的链路和体控制电路的输入控制，并且连接多个链路和体控制电路的公共的输出控制到其余的链路和体控制电路的输出控制，使得在并行模式期间所有的链路和体控制电路共同操作；双模接口电路在串行模式期间可操作地允许独立信号在每一个输入控制和输出控制处被接收。在有些实施例中，多个链路和体控制器对于每一个存储体包括相应的链路和体控制器。在有些实施例中，所述存储器系统还包括:至少一个链路转换器，其在串行模式期间操作来连接每一链路和体控制器到相应的所选择的体，并且在并行模式期间操作来连接所有的链路和体控制器到所选择的存储体。在有些实施例中，所述至少一个链路转换器包括用于写和控制而连接每一链路到相应的所选择的体的第一转换器，和用于读而连接每一链路到所选择的体的第二链路转换器，防止同时连接多个链路到同一体。在有些实施例中，双模接口电路包括:用于接收在串行模式和并行模式之间选择的数据宽度控制输入的输入66。在有些实施例中，所述双模接口电路包括:用于接收在串行模式和并行模式之间选择的数据宽度控制输入信号的输入，对于每一个链路和体控制器，相应的第一多路复用器具有第一和第二输入，每个第一输入被连接到所述链路和体控制器的相应输入控制，每个第二输入被连接到所述链路和体控制器的公共一个的输入控制，所述第一多路复用器在所述数据控制宽度控制输入的控制下可操作地选择所述第一输入或者第二输入；对于每一个链路和体控制器，相应的第二多路复用器具有第一和第二输入，每个第一输入被连接到所述链路和体控制器的相应输出控制，每个第二输入连接到所述链路和体控制器的公共一个的输出控制，所述第二多路复用器在所述数据控制宽度控制输入信号的控制下可操作地选择所述第一输入或者第二输入。在有些实施例中，所述双模接口电路包括:对于每一个存储体的相应的并行到串行变换器，所述并行到串行变换器具有串行输出；将所述每一个并行到串行变换器的串行输出转换到所选择的输出的转换逻辑。在有些实施例中，所述存储器系统还包括:用于在串行模式期间选择所述并行到串行变换器的串行输出并且在并行模式期间选择并行输出的选择器逻辑。在有些实施例中，所述存储器系统还包括:数据宽度变换器，用于通过将来自所选择的体的输出从对于体存取的数据宽度变换为等于所述多个输出的输出数量的数据宽度来产生所述并行输出。在有些实施例中，所述双模接口电路包括:对于每一存储体的相应的串行到并行变换器；将每一个输入转换为一个相应的所选择的串行到并行变换器的输入的转换逻辑。在有些实施例中，所述存储器系统还包括:数据宽度变换器，用于将具有等于所述多个输入的输入数量本文档来自技高网...

【技术保护点】
一种用于与存储器系统一起使用的设备，所述存储器系统具有至少两个存储体，所述设备包括：第一转换器，用于在串行操作模式期间将多个输入中的一输入转换到所述至少两个存储体中的所选择的存储体，其中在串行操作模式期间所述输入操作为串行输入；第二转换器，用于在并行操作模式期间将并行输入转换到所述至少两个存储体中的所选择的存储体，其中在并行操作模式期间所述多个输入构成所述并行输入。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：潘弘柏，吴学俊，金镇祺，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：