具有借助预看进行快速读取的串行存储器制造技术

一种串行存储器可具有：存储器，其布置成多个存储器块；串行接口，其用于接收读取指令及相关联存储器地址；及控制器，其经配置以仅存储来自每一存储器块的多个最高有效位，所述多个最高有效位是在已通过所述串行接口接收整个地址之前并行存取的。所述控制器进一步经配置以在完全接收所述存储器地址后即刻在使用所述整个地址从存储器检索剩余位的同时流式输出所述多个最高有效位中的一者，且在已流式输出所述最高有效位之后流式输出所述剩余位。

【技术实现步骤摘要】
【国外来华专利技术】具有借助预看进行快速读取的串行存储器相关申请案交叉参考本申请案请求2011年11月11日提出申请且标题为“具有借助预看进行快速读取的串行存储器(SERIALMEMORYWTTHFASTREADWITHLOOK-AHEAD)”的第61/558.604号美国暂时申请案的权益，所述申请案的全文并入本文中。
本专利技术涉及串行存储器装置。
技术介绍
串行存储器装置包含在一壳体中的存储器、相关联存储器控制器、电力供应器及串行接口。这些装置意欲作为可与其中需要额外存储器来存储需要以非易失性方式存储的数据或程序指令的系统中的微控制器或微处理器耦合的独立外部装置。所述壳体可极小，因为仅电力供应器、串行接口及任选地一或多个地址引脚需要外部引脚。串行接口可为通常仅需要四个外部引脚用于双向通信的串行外围接口(SPI)。其它串行接口可应用需要甚至更少引脚的例如I2C的单线串行总线等。取决于串行接口而使用的相应协议定义如何传输及接收数据。为读取特定存储器位置，主装置必须将包括将从其读取数据的地址的相应请求传输到串行存储器。一旦已接收到此命令，串行存储器装置便检索数据且将数据发送回到主装置。特定来说，在SPI协议中，在接收最后地址与流式输出第一数据字节之间仅存在半个时钟，而串行存储器装置内的读取过程在最大频率下需要两个全时钟。因此，串行存储器装置需要实质解码电路，特定来说大量读出放大器来提供数据且满足SPI传输要求。其它串行协议可面临类似时序问题。
技术实现思路
因此，需要一种经改进串行存储器装置。根据一实施例，一种串行存储器可包含：存储器，其布置成多个存储器块；串行接口，其用于接收读取指令及相关联存储器地址；及控制器，其经配置以仅存储来自每一存储器块的多个最高有效位，所述多个最高有效位是在已通过所述串行接口接收整个地址之前并行存取的，其中所述控制器进一步经配置以在完全接收所述存储器地址后即刻在使用所述整个地址从存储器检索剩余位的同时流式输出所述多个最高有效位中的一者，且在已流式输出所述最高有效位之后流式输出所述剩余位。根据又一实施例，所述串行存储器可进一步包含：n个读出放大器，其与n位寄存器耦合；及切换单元，所述切换单元可操作以：在使用部分地址的第一存取期间，耦合来自每一经寻址存储器块的至少两个最高有效数据位线与所述读出放大器，且在使用所述整个地址的第二存取期间，耦合由所述存储器提供的至少剩余最低有效数据位线与所述读出放大器。根据又一实施例，所述串行存储器可进一步包含多路复用器，所述多路复用器由最低有效地址位控制以选择存储于所述寄存器中的至少两个有效数据位的一个集合。根据又一实施例，所述串行接口可为SPI接口。根据又一实施例，可个别地存取表示每一存储器块的最高有效位的数据位线，且所述存储器块共享剩余数据位线。根据又一实施例，所述存储器可布置成四个存储器块，且从每一存储器块检索两个最高有效位。根据又一实施例，所述串行存储器可包含：八个读出放大器，其与8位寄存器耦合；及切换单元，所述切换单元可操作以：在使用部分地址的第一存取期间，耦合来自每一经寻址存储器块的所述两个最高有效数据位线与所述八个读出放大器，且在使用所述整个地址的第二存取期间，耦合由所述存储器提供的至少所述剩余最低有效数据位线与所述八个读出放大器中的相应读出放大器。根据又一实施例，所述串行存储器可进一步包含多路复用器，所述多路复用器由最低有效地址位控制以选择存储于所述寄存器中的两个有效数据位的一个集合。根据另一实施例，一种读取布置成多个存储器块的串行存储器的方法可包含以下步骤：经由串行接口将读取指令及相关联存储器地址传输到所述串行存储器；及接收部分存储器地址且应用所述部分存储器地址以仅存储借助所述部分地址并行存取的来自每一存储器块的多个最高有效位集合，在接收到整个地址后，即刻：-选择所述先前所存储的最高有效位中的一个最高有效位集合且流式输出所述选定最高有效位，且-在流式输出所述最高有效位时使用所述整个地址来寻址所述存储器以检索至少剩余位；及在已流式输出所述最高有效位之后流式输出所述剩余位。根据所述方法的又一实施例，可使用所述部分存储器地址来存取每一存储器块中的一个个别数据以形成连续数据序列。根据所述方法的又一实施例，当将所述部分存储器地址应用于所述存储器时可将读出放大器与每一存储器块的最高有效位线耦合，且其中当将所述整个地址应用于所述存储器时将所述读出放大器与所述存储器的至少剩余位线耦合。根据所述方法的又一实施例，可从四个存储器块检索多个两个最高有效位。根据所述方法的又一实施例，可提供八个读出放大器，且其中每一读出放大器产生有效数据信号所需的时间少于其以串行方式流式输出两个连续位所花费的时间。根据所述方法的又一实施例，可将所述最高有效位线集合与将与所述读出放大器耦合的剩余位线多路复用。根据所述方法的又一实施例，所述串行接口可为SPI接口。根据又一实施例，一种串行存储器可包含：串行接口，其用于接收读取指令及相关联存储器地址；及存储器，其布置成多个存储器块；n个读出放大器，其可操作以从所述存储器读取n个位；n位数据寄存器，其与所述n个读出放大器耦合；控制器，其经配置以在已通过所述串行接口接收整个地址之前耦合所述n个读出放大器与每一存储器块的最高有效位线以在接收到剩余地址位时感测多个相应最高有效数据位，且将所述多个相应最高有效数据位存储于所述n位数据寄存器中，其中所述控制器进一步经配置以在完全接收所述存储器地址后即刻在耦合所述读出放大器与所述存储器的至少剩余位线耦合且将所述整个地址应用于所述存储器以检索并存储所述剩余数据位的同时流式输出所述多个最高有效数据位中的一者，且在已流式输出所述最高有效位之后流式输出所述剩余位。根据又一实施例，以上串行存储器可进一步包含多路复用器，所述多路复用器由所述剩余地址位控制以选择存储于所述n位寄存器中的至少两个有效数据位的一个集合。根据又一实施例，所述串行接口可为SPI接口。根据又一实施例，n＝8，且其中提供四个存储器块且其中从每一存储器块检索两个最高有效位。根据又一实施例，每一读出放大器可被配置为产生有效数据信号所需的时间少于其以串行方式流式输出两个连续位所花费的时间。附图说明图1展示常规串行存储器装置的典型框图。图2展示根据各种实施例的存储器阵列的结构。图3展示根据各种实施例的串行存储器装置中的数据获取的实施例。图4展示根据各种实施例的在读出放大器之后的数据锁存器。图5展示根据各种实施例的时序图，且图6展示根据各种实施例的流程图。具体实施方式根据各种实施例，提出一种仅使用最小数目个读出放大器(举例来说，8个读出放大器)及对y个连续字节(举例来说，4个字节)的最高有效x个位(举例来说，2个位)的预看读取来执行快速读取的方法。因此，可通过仅使用最小数目个读出放大器而节省硅面积。图1中展示常规串行非易失性存储器装置100。所述装置包含内部I/O控制逻辑110及相关联存储器控制逻辑。此控制逻辑可包括状态机以在各种功能的相应执行期间提供必需的控制信号。存储器阵列130以常规方式布置且包含字线及位线。连接到Y解码器的块140包含将在读取过程期间连接到存储器阵列的相应位线的读出放大器。如上所述，为在串行存储器100内执行数据读取，串行接口120首先本文档来自技高网...

【技术保护点】
一种串行存储器，其包含：存储器，其布置成多个存储器块，串行接口，其用于接收读取指令及相关联存储器地址；及控制器，其经配置以仅存储来自每一存储器块的多个最高有效位，所述多个最高有效位是在已通过所述串行接口接收整个地址之前并行存取的，其中所述控制器进一步经配置以在完全接收所述存储器地址后即刻在使用所述整个地址从存储器检索剩余位的同时流式输出所述多个最高有效位中的一者，且在已流式输出所述最高有效位之后流式输出所述剩余位。

【技术特征摘要】
【国外来华专利技术】2011.11.11 US 61/558,604;2012.11.01 US 13/666,7231.一种串行存储器，其包含：存储器，其布置成多个存储器块，串行接口，其用于接收读取指令及相关联存储器地址；及控制器，其经配置以仅存储来自每一存储器块的多个最高有效数据位，所述多个最高有效数据位是在已通过所述串行接口接收整个地址之前并行存取的，其中所述控制器进一步经配置以在完全接收所述存储器地址后即刻在使用所述整个地址从经选择存储器块检索剩余数据位的同时流式输出所述多个最高有效数据位中的一者，且在已流式输出所述最高有效数据位之后流式输出所述剩余数据位，其中所述每一存储器块的多个最高有效数据位通过多个独立的数据线而被独立存取，且其中所述每一存储器块的剩余数据位通过共有数据线并联耦合。2.根据权利要求1所述的串行存储器，其包含：n个读出放大器，其与n位寄存器耦合；及切换单元，所述切换单元可操作以：在使用部分地址的第一存取期间，耦合来自每一经寻址存储器块的至少两个最高有效数据位线与所述读出放大器，且在使用所述整个地址的第二存取期间，耦合来自所述经选择的存储器块的至少剩余最低有效数据位线与所述读出放大器，所述经选择的存储器块由所述整个地址所选择。3.根据权利要求2所述的串行存储器，其进一步包含多路复用器，所述多路复用器由最低有效地址位控制以选择存储于所述寄存器中的至少两个最高有效数据位的一个集合。4.根据权利要求1所述的串行存储器，其中所述串行接口为SPI接口。5.根据权利要求1所述的串行存储器，其中所述存储器布置成四个存储器块，且从每一存储器块检索两个最高有效位。6.根据权利要求5所述的串行存储器，其包含：八个读出放大器，其与8位寄存器耦合；及切换单元，所述切换单元可操作以：在使用部分地址的第一存取期间，耦合来自每一经寻址存储器块的所述两个最高有效数据位线与所述八个读出放大器，且在使用所述整个地址的第二存取期间，耦合由所述经选择的存储器块提供的至少剩余最低有效数据位线与所述八个读出放大器中的相应者。7.根据权利要求6所述的串行存储器，其进一步包含多路复用器，所述多路复用器由两个最低有效地址位控制以选择存储于所述寄存器中的两个最高有效数据位的一个集合。8.一种读取布置成多个存储器块的串行存储器的方法，其中每一存储器块包括连接至仅单个存储器块的用于最高有效位集合的独立的数据线以及连接至所有存储器块的用于剩余位的共有数据线，所述方法包含以下步骤：经由串行接口将读取指令及相关联存储器地址传输到包含所述串行存储器的设备；及接收部分存储器地址且应用所述部分存储器地址以分别存储来自每一存储器块的经由所述独立的数据线的所述最高有效位集合，其中...

【专利技术属性】
技术研发人员：西尔维娅·蔡德思，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国;US