存储单元布局制造技术

一种半导体体结构包括第一带状单元、第一读取端口以及第一VSS端。第一带状单元具有第一带状单元VSS区域。第一读取端口具有第一读取端口VSS区域、第一读取端口位线区域以及第一读取端口聚合物区域。第一VSS端被配置成将第一带状单元VSS区域与第一读取端口VSS区域电连接。本发明专利技术还提供了一种存储单元布局。

【技术实现步骤摘要】

本专利技术涉及的是存储单元的布局。
技术介绍
集成电路的电路元件布局在很大程度上影响着电路的性能和管芯面积。例如，与 其他电路相比，没有优化的布局可能导致电路具有额外的线路和/或额外的负载。该额外 的线路增加了整个电路的管芯面积。在一些情况下，额外的负载降低了存储器宏的读取速度。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种半导体结 构，包括第一带状单元，具有第一带状单元参考电压(VSS)区域；第一读取端口，具有第一 读取端口 VSS区域、第一读取端口读取位线区域和第一读取端口聚合物区域；以及第一 VSS 端，被配置为将所述第一带状单元VSS区域与所述第一读取端口 VSS区域电连接。该半导体结构还包括第二带状单元，具有第二带状单元VSS区域；第二读取端 口，具有第二读取端口 VSS区域，第二读取端口读取位线区域和第二读取端口聚合物区域； 以及第二 VSS端，被配置为将所述第二带状单元VSS区域与所述第二读取端口 VSS区域电 连接，其中，所述第一 VSS端和所述第二 VSS端电连接在一起；所述第一读取端口属于存储 器宏的第一段；而所述第二读取端口属于所述存储器宏的第二段。该半导体结构还包括第三读取端口，属于所述第一段；第四读取端口，属于所述 第二段；以及第三VSS接触端，被配置为将所述第三读取端口的第三读取端口 VSS区域与所 述第四读取端口的第四读取端口 VSS区域相连接。该半导体结构还包括第二读取端口，具有第二读取端口读取位线区域；以及第 一读取位线接触端，被配置为将所述第一读取端口读取位线区域与所述第二读取端口读取 位线区域电连接。在该半导体结构中，所述第一读取端口 VSS区域对应于所述第一读取端口的第一 晶体管的源极区域；所述第一读取端口读取位线区域对应于所述第一读取端口的第二晶体 管的漏极区域；以及所述第一读取端口聚合物区域对应于所述第二晶体管的栅极区域。该半导体结构还包括第二带状单元，所述第一带状单元属于存储器宏的第一列， 所述第二带状单元属于所述存储器宏的第二列；第一带状单元聚合物端，被配置为将所述 第一带状单元的第一带状单元聚合物区域与所述第二带状单元的第二带状单元聚合物区 域电连接；第二读取端口，具有第二读取端口聚合物区域；以及第一读取端口聚合物端，被 配置为将所述第一读取端口的所述第一读取端口聚合物区域与所述第二读取端口的所述 第二读取端口聚合物区域电连接。在该半导体结构中，所述第一带状单元聚合物端与所述第一 VSS端电连接。在该半导体结构中，所述第一 VSS端通过位于扩散区域和第一金属层之间的第一通孔、位于所述第一金属层和第二金属层之间的第二通孔、位于所述第二金属层和第三金 属层之间的第三通孔以及位于所述第三金属层和第四金属层之间的第四通孔与VSS线电 连接。根据本专利技术的另一方面，提供了一种结构，包括第一段，包括第一带状单元；以 及多个第一读取端口 ；以及第二段，包括第二带状单元；以及多个第二读取端口，其中，所 述第一带状单元的第一带状单元参考电压(VSS)区域通过第一VSS接触端与属于所述多个 第一读取端口的第一读取端口的第一读取端口 VSS区域电连接在一起；所述第二带状单元 的第二带状单元VSS区域通过第二 VSS接触端与属于所述多个第二读取端口的第二读取端 口的第二读取端口 VSS区域电连接在一起；以及属于所述多个第一读取端口的第三读取端 口的第三读取端口 VSS区域通过第三VSS接触端与属于所述多个第二读取端口的第四读取 端口的第四读取端口 VSS区域电连接在一起。在该结构中，所述第一读取端口的所述第一读取端口 VSS区域对应于所述第一读 取端口的第一晶体管的源极区域；所述第一读取端口还包括第一读取端口读取位线区域 和第一读取端口聚合物区域；所述第一读取端口读取位线区域对应于所述第一读取端口的 第二晶体管的漏极；并且所述第一读取端口聚合物区域对应于所述第一读取端口的所述第 二晶体管的栅极。该结构还包括VSS线，被配置为电连接所述第一 VSS接触端、所述第二 VSS接触 端以及所述第三VSS接触端。在该结构中，所述第一 VSS接触端、所述第二 VSS接触端以及所述第三VSS接触端 中的至少一个通过位于扩散区域和第一金属层之间的第一通孔、位于所述第一金属层和第 二金属层之间的第二通孔、位于所述第二金属层和第三金属层之间的第三通孔以及位于所 述第三金属层和第四金属层之间的第四通孔与VSS线电连接。该结构还包括第一读取位线，被配置为将所述第一读取端口的第一读取位线端 与所述第三读取端口的第三读取位线端电连接；第二读取位线，被配置为将所述第二读取 端口的第二读取位线端与所述第四读取端口的第四读取位线端电连接。在该结构中，所述第一段还包括第三带状单元；以及多个第三读取端口 ；并且所 述第二段还包括第四带状单元；以及多个第四读取端口，所述第三带状单元的第三带状 单元VSS区域通过第四VSS接触端与所述多个第三读取端口的第五读取端口的第五读取端 口 VSS区域电连接在一起；所述第四带状单元的第四带状单元VSS区域通过第五VSS接触 端与所述多个第四读取端口的第六读取端口的第六读取端口 VSS区域电连接在一起；并且 属于所述多个第三读取端口的第七读取端口的第七读取端口 VSS区域通过第六VSS接触端 与属于所述多个第四读取端口的第八读取端口的第八读取端口 VSS区域电连接在一起。该结构还包括第一带状单元聚合物端，被配置为将所述第一带状单元的第一聚 合物区域与所述第三带状单元的第三聚合物区域电连接；第二带状单元聚合物端，被配置 为将所述第二带状单元的第二聚合物区域与所述第四带状单元的第四聚合物区域电连接； 第一读取端口聚合物端，被配置成将所述第一读取端口的第一读取端口聚合物区域与所述 第三读取端口的第三读取端口聚合物区域电连接；第二读取端口聚合物端，被配置成将所 述第二读取端口的第二读取端口聚合物区域与所述第四读取端口的第四读取端口聚合物 区域电连接。在该结构中，所述第一带状单元聚合物端和所述第二带状单元聚合物端被电连接 在一起并且与所述第一 VSS接触端、所述第二 VSS接触端以及所述第三VSS接触端电连接。根据本专利技术的又一方面，提供了一种方法，包括将第一参考电压(VSS)接触端配 置成将第一带状单元的第一带状单元VSS区域与第一读取端口的第一读取端口 VSS区域相 连接；将第一读取位线接触端配置成将所述第一读取端口的所述第一读取位线区域与第一 读取位线相连接；将第二 VSS接触端配置成将第二带状单元的第二带状单元VSS区域与第 二读取端口的第二读取端口 VSS区域相连接；以及将第二读取位线接触端配置成将所述第 二读取端口的第二读取位线区域与不同于所述第一读取位线的第二读取位线相连接。在该方法中，所述第三读取端口的第三读取端口 VSS区域通过第三VSS接触端与 第四读取端口的第四读取端口 VSS区域电连接；所述第三读取端口的第三读取位线通过第 三读取位线接触端与所述第一读取位线电连接；以及所述第四读取端口的第四读取位线区 域通过第四读取位线接触端与所述第二读取位线电连接。 该方法还包括将第一聚合物接触端配置成将所述第一读取端口的第一读取端口 聚合物区本文档来自技高网...

【技术保护点】
一种半导体结构，包括：第一带状单元，具有第一带状单元参考电压(VSS)区域；第一读取端口，具有第一读取端口VSS区域、第一读取端口读取位线区域和第一读取端口聚合物区域；以及第一VSS端，被配置为将所述第一带状单元VSS区域与所述第一读取端口VSS区域电连接。

【技术特征摘要】
2011.10.06 US 13/267,2351.一种半导体结构,包括 第一带状单元，具有第一带状单元参考电压(VSS)区域； 第一读取端口，具有第一读取端口 VSS区域、第一读取端口读取位线区域和第一读取端口聚合物区域；以及 第一 VSS端，被配置为将所述第一带状单元VSS区域与所述第一读取端口 VSS区域电连 接。2.根据权利要求1所述的半导体结构，还包括 第二带状单元，具有第二带状单元VSS区域； 第二读取端口，具有第二读取端口 VSS区域，第二读取端口读取位线区域和第二读取端口聚合物区域；以及 第二 VSS端，被配置为将所述第二带状单元VSS区域与所述第二读取端口 VSS区域电连接， 其中， 所述第一 VSS端和所述第二 VSS端电连接在一起； 所述第一读取端口属于存储器宏的第一段；而 所述第二读取端口属于所述存储器宏的第二段。3.根据权利要求2所述的半导体结构，还包括 第三读取端口，属于所述第一段； 第四读取端口，属于所述第二段；以及 第三VSS接触端，被配置为将所述第三读取端口的第三读取端口 VSS区域与所述第四读取端口的第四读取端口 VSS区域相连接。4.根据权利要求1所述的半导体结构，还包括 第二读取端口，具有第二读取端口读取位线区域；以及 第一读取位线接触端，被配置为将所述第一读取端口读取位线区域与所述第二读取端口读取位线区域电连接。5.根据权利要求1所述的半导体结构，其中， 所述第一读取端口 VSS区域对应于所述第一读取端口的第一晶体管的源极区域； 所述第一读取端口读取位线区域对应于所述第一读取端口的第二晶体管的漏极区域；以及 所述第一读取端口聚合物区域对应于所述第二晶体管的栅极区域。6.根据权利要求1所述的半导体结构，还包括 第二带状单元，所述第一带状单元属于存储器宏的第一列，所述第二带状单元属于所述存储器宏的第二列； 第一带状单元聚合物端，被配置为将所述第一带状单元...

【专利技术属性】
技术研发人员：张美菁，陶昌雄，邓儒杰，许国原，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：