【技术实现步骤摘要】
本专利技术涉及多路复用器单元的布局结构,并且尤其涉及具有其中由P沟道晶体管和N沟道晶体管组成的单元阵列布置在上下两行中的基本单元的多路复用器单元布局结构。
技术介绍
近年来,被设计为ASIC的半导体集成电路(在下文中,称为LSI)是大家所公知的。在这些LSI中,具有其中由P沟道晶体管和N沟道晶体管组成的单元阵列以单个水平行布置的基本单元布局结构的LSI也为大家所公知。这种LSI在例如日本公开的未审专利申请2002-141477和日本公开的未审专利申请H05-251671中公开了。一般说来,在单芯片的布局设计中使用的、在晶体管级别绘制的小型布局块被称作基本单元(或基本块)。基本单元具有诸如反相器、缓冲器、NAND(与非)、NOR(或非)、多路复用器、和触发器之类的逻辑功能。并且,反相器被称为反相器单元,缓冲器被称为缓冲单元,NAND被称为NAND单元,NOR被称为NOR单元,多路复用器被称为多路复用器单元,以及触发器被称为触发器单元。此外,基本单元具有其中P沟道晶体管区域和N沟道晶体管区域上下(或左右)相邻布置、并且多个P沟道晶体管和多个N沟道晶体管沿横向(或纵 ...
【技术保护点】
一种多路复用器单元布局结构,包括: 单元阵列,其由P沟道晶体管和N沟道晶体管组成且沿两个上下行排列;以及 布线层,其由多个层组成,用于连接所述单元阵列,其中 每个所述单元阵列都包括多个传输门,其中 所述传输门的多个晶体管排列在上面一个所述单元阵列和下面一个所述单元阵列中,并且所述多个排列的晶体管的输出终端由所述布线层的2层金属布线跨越连接在所述上下单元阵列之间。
【技术特征摘要】
JP 2003-2-27 050968/20031.一种多路复用器单元布局结构,包括单元阵列,其由P沟道晶体管和N沟道晶体管组成且沿两个上下行排列;以及布线层,其由多个层组成,用于连接所述单元阵列,其中每个所述单元阵列都包括多个传输门,其中所述传输门的多个晶体管排列在上面一个所述单元阵列和下面一个所述单元阵列中,并且所述多个排列的晶体管的输出终端由所述布线层的2层金属布线跨越连接在所述上下单元阵列之间。2.如权利要求1所述的多路复用器单元布局结构,其中,所述多路复用器具有一个译码电路,所述译码电路具有排列在所述单元阵列的上面和下面的晶体管。3.如权利要求2所述的多路复用器单元布局结构,其中,所述译码电路的内部线路由包含来自所述布线层的多晶硅层的至少一个布线层跨越连接在上下单元阵列之间,用于控制所述传输门电路的晶体管输出的控制信号线路由包含来自所述布线层的多晶硅层的至少一个布线层跨越连接在上下单元阵列之间...
【专利技术属性】
技术研发人员:日高逸雄,
申请(专利权)人:恩益禧电子股份有限公司,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。