利用单元库方式进行布局设计的半导体集成电路装置制造方法及图纸

预先在连通单元（４０）及顶盖单元（４１）中形成由栅电极（１３）和一对Ｐ型扩散层（１０ａ、１０ｂ）和Ｎ型扩散层（１１ａ、１１ｂ）构成的基本对。由此，因为即使在制成布局图之后产生了设计变更，也可由上述基本对形成逻辑电路，故可灵活地与设计变更相对应。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及利用单元库(cell base)方式、即以标准单元单位配置逻辑电路的方式进行布局设计的半导体集成电路装置。
技术介绍
图1是示出利用单元库方式进行布局设计的半导体集成电路装置的结构图。在图中，1是半导体集成电路装置，2是构成半导体集成电路装置1的标准单元(以下，只称为单元)，3a～3g是在横方向上配置了预定个数的标准单元2的单元列，4是连接单元2与单元2间的单元间布线，5是信号的输入输出中使用的输入输出焊区(pad)，5a是连接输入输出焊区5与单元2间的输入输出布线，6是电源供给用焊区，7是接地用焊区，8是电源供给用布线，9是接地用布线。在构成各单元列3a～3g的标准单元2中，有倒相器、AND(“与”)、OR(“或”)、NAND(“与非”)、NOR(“或非”)、触发器等各种逻辑电路。作为一例，在图3中示出利用CMOS构成图2中示出的倒相器作为标准单元的例子。在图3中，10是P沟道MOS晶体管(以下，称为PMOS)，11是N沟道MOS晶体管(以下，称为NMOS)，12是PMOS侧源布线，13a是PMOS侧栅布线，13b是NMOS侧栅布线，14是共用漏布线，15是NMO本文档来自技高网...

【技术保护点】
一种利用单元库方式进行布局设计的半导体集成电路装置，其特征在于，具备：配置了预定的逻辑电路的标准单元；对该标准单元进行电源供给和接地供给的顶盖单元；以及连通单元，该连通单元中形成了由Ｐ沟道ＭＯＳ晶体管形成用的ｍ↓［１］（ｍ↓［１］是任意的自然数）个第１栅电极、在该第１栅电极的两侧配置的（ｍ↓［１］＋１）个第１Ｐ型扩散层、Ｎ沟道ＭＯＳ晶体管形成用的ｎ↓［１］（ｎ↓［１］是任意的自然数）个第２栅电极和在该第２栅电极的两侧配置的（ｎ↓［１］＋１）个第２Ｎ型扩散层构成的第１基本对，与上述标准单元和顶盖单元一起构成单元列，并使该单元列的宽度统一。

【技术特征摘要】
1.一种利用单元库方式进行布局设计的半导体集成电路装置，其特征在于，具备配置了预定的逻辑电路的标准单元；对该标准单元进行电源供给和接地供给的顶盖单元；以及连通单元，该连通单元中形成了由P沟道MOS晶体管形成用的m1(m1是任意的自然数)个第1栅电极、在该第1栅电极的两侧配置的(m1+1)个第1P型扩散层、N沟道MOS晶体管形成用的n1(n1是任意的自然数)个第2栅电极和在该第2栅电极的两侧配置的(n1+1)个第2N型扩散层构成的第1基本对，与上述标准单元和顶盖单元一起构成单元列，并使该单元列的宽度统一。2.一种利用单元库方式进行布局设计的半导体集成电路装置，其特征在于，具备配置了预定的逻辑电路的标准单元；以及顶盖单元，该顶盖单元中形成了由P沟道MOS晶体管形成用的m2(m2是任意的自然数)个第3栅电极、在该第3栅电极的两侧配置的(m2+1)个第3P型扩散层、N沟道MOS晶体管形成用的n2(n2是任意的自然数)个第4栅电极和在该第4栅电极的两侧配置的(n2+1)个第4N型扩散层构成的第2基本对，与上述标准单元一起构成单元列，对该标准单元进行电源供给和接地供给。3.如权利要求2中所述的利用单元库方式进行布局设计的半导体集成电路装置，其特征在于在顶盖单元中，预先对第2基本对进行预定的布线，形成了成为所希望的逻辑电路的基础的准逻辑电路。4.一种利用单元库方式进行布局设计的半导体集成电路装置，其特征在于，具备连通单...

【专利技术属性】
技术研发人员：冈本泰，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]