半导体集成电路及其布局方法、以及标准单元技术

本发明专利技术提供一种采用了标准单元的半导体集成电路，使电路面积减少。作为半导体集成电路，包括第１标准单元，具有第１逻辑电路和控制对上述第１逻辑电路的电流供给的第１开关；和第２标准单元，具有第２逻辑电路和控制对上述第２逻辑电路的电流供给的第２开关，其中，上述第１开关，作为上述第２开关被上述第２标准单元所共用。

【技术实现步骤摘要】
半导体集成电路及其布局方法、以及标准单元
本专利技术涉及以标准单元(standard cell)方式实现的半导体集成电路及其布局方法。
技术介绍
近年来，人们对于多媒体用半导体集成电路等，谋求高速且低耗电量，并谋求电路面积的减小。为了使半导体集成电路高速运行，存在使晶体管的阈值电压降低的方法。越是降低阈值电压，晶体管的导通电流就越增加，就越能驱动更大的负载，结果，各个晶体管、半导体集成电路整体将高速运行。但是，低阈值电压导致漏电流的增加，成为使耗电量降低的障碍。作为降低漏电流的方法，有在不需要使其高速运行时主要利用电路结构动态地提高阈值电压从而降低漏电流的方法，和在不使用电路时切断对晶体管的供给电源的方法等。但是，对于断续地运行的元件、和寄存器等要保持存储内容的存储元件，是无法切断电源的。因此，存在对每个NAND(与非门)电路等标准单元附加切断漏电流的开关的方法。即，与通常的逻辑电路等以串联的方式插入高阈值电压的开关用晶体管。这样，能够保持接通半导体集成电路的电源的状态，并对每个标准单元有选择地控制是否切断漏电流，因此，能够谋求有效地降低耗电量(例如参照《与漏电流较量》，日经电子学，日经BP社，2004年4月26日，第872号，pp.110-119)。基于标准单元方式的半导体集成电路，是将标准单元配置在半导体基板上，按照规格进行标准单元间的布线而得到的半导体集成电路，能够在短时间内构成功能不同的各种各样的电路。对于具有开关的标准单元，以2输入NAND单元为例进行说明。-->图3是具有开关的2输入NAND单元的门级电路图。图4是图3的2输入NAND单元的晶体管级电路图。2输入NAND门12由阈值电压Vt低的晶体管构成，开关用晶体管13由阈值电压Vt高的晶体管构成。开关用晶体管13是接收反转睡眠(sleep)信号NSL的NMOS晶体管。当反转睡眠信号NSL为低电平时，开关用晶体管13成为截止状态，因此，从2输入NAND门12到电源VSS的路径被切断，从而漏电流被切断。这样，图3的标准单元用反转睡眠信号NSL来控制是否切断漏电流。图8是表示图3的2输入NAND单元的以往的结构的例子的单元布局图。该单元是与图3的电路等效的2输入NAND单元的标准单元。为了谋求低耗电，如图8那样每一个标准单元附加至少一个开关，此时，每一个单元增加至少一个晶体管，标准单元的面积增加。但是，有这样的情况：基于标准单元方式的半导体集成电路包括多个配置了多个标准单元的列，邻接的2个标准单元具有可共用的电路。如果将这样的电路合并为一个，则能够缩小标准单元列，谋求半导体集成电路的面积减少。例如，存在以下的方法，即：当在左右方向邻接的标准单元之间相同电位的源区相互邻接时，对源区(源极扩散层及其上部的接触点)进行共用的方法(例如参照日本特开平5-41452号公报和日本特开2001-94054号公报)。根据此方法，能够缩短半导体集成电路左右方向的长度，减少其面积。图9是具有2个图8的标准单元并在单元之间共用源区的半导体集成电路的布局图。2个晶体管980相当于设置了2个源区被共用的图8的开关用晶体管930，因此，能得知与将2个图8的标准单元横向并列的情况相比，电路左右方向的长度变短，面积减少。
技术实现思路
然而，图9的半导体集成电路，与不设置开关用晶体管的情况相比，电路面积大这一状况并没有改变。另外，在图9的半导体集成电-->路中，共用了源区的开关用晶体管980具有2个栅电极，还具有2个反转睡眠信号NSL用的输入管脚985。当利用自动布局工具进行布线时，用于输入输出的管脚的数量多，导致布线变得复杂。结果，在布局上布线拥挤，难以减少电路面积。本专利技术的目的在于，提供一种采用了标准单元的半导体集成电路，以减少电路面积。为了解决上述问题，技术方案1所述的装置作为一种半导体集成电路，包括第1标准单元，具有第1逻辑电路和控制对上述第1逻辑电路的电流供给的第1开关；第2标准单元，具有第2逻辑电路和控制对上述第2逻辑电路的电流供给的第2开关；其中，上述第1开关，作为上述第2开关被上述第2标准单元所共用。由此，因为第1开关被第1标准单元和第2标准单元所共用，所以与不共用的情况相比，能够减小电路面积。技术方案2根据技术方案1所述的半导体集成电路，其特征在于：上述第1开关，位于上述第2逻辑电路一侧。技术方案3根据技术方案1所述的半导体集成电路，其特征在于：上述第1开关是晶体管。技术方案4根据技术方案3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的栅极宽度，大于等于构成上述第1标准单元和第2标准单元的其他晶体管的栅极宽度。技术方案5根据技术方案3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的源区，被作为上述第2开关的晶体管所共用。技术方案6根据技术方案3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的栅电极，被作为上述第2开关的晶体管所共用。技术方案7根据技术方案3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的栅电极，具有与上述第1标准单元和上述第2标准单元之间的边界线正交的方向上的直线部分。-->技术方案8根据技术方案3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的漏区，被作为上述第2开关的晶体管所共用。技术方案9根据技术方案3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的阈值电压，高于构成上述第1标准单元和第2标准单元的其他晶体管的阈值电压。由此，能够抑制第1逻辑电路和第2逻辑电路的漏电流。技术方案10作为一种半导体集成电路，包括第1标准单元，具有第1逻辑电路和控制对上述第1逻辑电路的电流供给的第1晶体管；第2标准单元，具有第2逻辑电路和控制对上述第2逻辑电路的电流供给的第2晶体管，其中，上述第1晶体管的源区作为上述第2晶体管的源区被上述第2标准单元所共用，上述第1晶体管的栅电极作为上述第2晶体管的栅电极被上述第2标准单元所共用。由此，因为第1晶体管的源区和栅电极被第1标准单元和第2标准单元所共用，所以与不共用的情况相比，能够减小电路面积。技术方案11根据技术方案10所述的半导体集成电路，其特征在于：上述第1晶体管的栅电极，具有与上述第1标准单元和上述第2标准单元之间的边界线正交的方向上的直线部分。由此，第1晶体管的源区、栅电极、以及漏区，与标准单元的边界线相面对，因此，容易使2个标准单元共用晶体管。技术方案12根据技术方案10所述的半导体集成电路，其特征在于：上述第1晶体管的阈值电压，高于构成上述第1标准单元和第2标准单元的其他晶体管的阈值电压。由此，能够抑制第1逻辑电路和第2逻辑电路的漏电流。技术方案13作为一种标准单元，包括逻辑电路；和控制对上述逻辑电路的电流供给的晶体管，其中，上述晶体管的栅电极，具有与构成上述逻辑电路的晶体管的栅电极正交的方向上的直线部分。技术方案14根据技术方案13所述的标准单元，其特征在于：上述晶体管的栅电极，仅具有与构成上述逻辑电路的晶体管的栅电极正-->交的方向上的直线部分。技术方案15作为一种半导体集成电路的布局方法，包括：对具有第1逻辑电路和控制对上述第1逻辑电路的电流供给的第1开关的第1标准单元、以及具有第2逻辑电路和控制对上述第2逻辑本文档来自技高网...

【技术保护点】
一种半导体集成电路，其特征在于：包括第１标准单元，具有第１逻辑电路和控制对上述第１逻辑电路的电流供给的第１开关；第２标准单元，具有第２逻辑电路和控制对上述第２逻辑电路的电流供给的第２开关；其中，上述第１开关，作为上述 第２开关被上述第２标准单元所共用。

【技术特征摘要】
JP 2004-12-2 350343/20041.一种半导体集成电路，其特征在于：包括第1标准单元，具有第1逻辑电路和控制对上述第1逻辑电路的电流供给的第1开关；第2标准单元，具有第2逻辑电路和控制对上述第2逻辑电路的电流供给的第2开关；其中，上述第1开关，作为上述第2开关被上述第2标准单元所共用。2.根据权利要求1所述的半导体集成电路，其特征在于：上述第1开关位于上述第2逻辑电路一侧。3.根据权利要求1所述的半导体集成电路，其特征在于：上述第1开关是晶体管。4.根据权利要求3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的栅极宽度，大于等于构成上述第1标准单元和第2标准单元的其他晶体管的栅极宽度。5.根据权利要求3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的源区，被作为上述第2开关的晶体管所共用。6.根据权利要求3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的栅电极，被作为上述第2开关的晶体管所共用。7.根据权利要求3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的栅电极，具有与上述第1标准单元和上述第2标准单元之间的边界线正交的方向上的直线部分。8.根据权利要求3所述的半导体集成电路，其特征在于：构成上述第1开关的晶体管的漏区，被作为上述第2开关的晶体管所共用。9.根据权利要求3所述的半导体集成电路，其特征在于：-->构成上述第1开关的晶体管的阈值电压，高于构成上述第1标准单元和第2标准单元的其他晶体管的阈值电压。10.一种半导体集成电路，其特征在于：包括第1标准单元，具有第1逻辑电路和控制对上述第1逻辑电路的电流供给的第1晶体管；第2标准单元，具有第2逻辑电路和控制对上述第2逻辑电路的电流供给的第2晶体管；其中，上述第1晶体管的源区作为上述第2晶体管的源区被上述第2标准单元所共用，上述第1晶体管的栅电极作为上述第2晶体管的栅电极被上述第2标准单元所共用。11.根据权利要求10所述的半导体集成电路，其特征在于：上述第1晶体管的栅电极，具有与上述第1标准单元和上述第2标准单元之间的边界线正交的方向上的直线部分。12.根据权利要求10所述的半导体集成电路，其特征在于：上述第1晶体管的阈值电压，高于构成上述第1标准单元和第2标准单元的其他晶体管的阈值电压。13.一种标准单元，其特征在于：包括逻辑电路；晶体管，控制对上述逻辑电路的电流供给；其中，上述晶体管的栅电极，具有与构成上述逻辑电路的晶体管的栅电极正交的方向上的直线部分。14.根据权利要求13所述的标准单元，其特征在于：上述晶体管的栅电极，仅具有与构成上述逻辑电路的晶体管的栅电极正交的方向上的直线部分。15.一种半导体集成电路的布局方法，其特征在于，包括：对具...

【专利技术属性】
技术研发人员：农添三资，矢野纯一，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]