一次编程元胞结构及其构成的晶体管阵列制造技术

本发明专利技术一种一次编程元胞结构，包括三个同型MOS管，分别为选择管T1，传输管T2和编程管T3；选择管T1和传输管T2采用源漏极串联的方式连接，选择管T1的源极连到晶体管阵列的位线BL，传输管T2的漏极与编程管T3的衬底相连，编程管T3的栅极用以输入编程电压PL，选择管T1的栅极连到晶体管阵列的字线WL。本发明专利技术还公开了一种由所述一次编程元胞结构组成的晶体管阵列。本发明专利技术的元胞结构采用最小版图设计规则，元胞面积小，阵列集成度高；元胞结构简单，使用最为基础的MOS管，无需增加工艺成本，且适用于各类CMOS工艺，可移植性强；读取条件和编程条件简单易操作；编程完成后，编程管的栅氧化膜被击穿，具有很高的可靠性。

【技术实现步骤摘要】
一次编程元胞结构及其构成的晶体管阵列
本专利技术涉及集成电路领域，特别是涉及一种一次编程元胞结构。本专利技术还涉及一种由所述一次编程元胞结构构成的晶体管阵列。
技术介绍
利用Floatingpoly（浮栅）存储电子是常见的OTP(one-timeprogrammablememory)工作原理。浮栅OTP可以嵌入普通的逻辑工艺，一般由一个晶体管外加一个浮栅电容实现OTP的基本编程以及电荷存储的功能。由于浮栅耦合电容的存在，元胞面积大大增加。浮栅OTP一般需要较高的编程电压（常常为电路工作电压的2～3倍以上），为耐受此高电压，元胞结构内部各阱区就需要更大的隔离距离，元胞结构阵列的集成度也会大大降低。随着半导体制程的进步，工艺线宽进一步减小，栅氧化膜的厚度也一再减薄。但是相较栅氧化膜减薄的速度，电路工作电压的降低速度要慢得多。比较栅氧化膜的击穿电压和电路的工作电压，两者的差距越来越小，造成高集成度的OTP元胞结构受到工艺线宽缩小的限制，可移植性弱，可靠性低。
技术实现思路
本专利技术要解决的技术问题是提供一种不受工艺线宽限制的一次编程元胞结构。为解决上述技术问题，本专利技术的一次编程元胞结构，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种一次编程元胞结构，其特征是，包括：三个同型的MOS管，分别为选择管（T1），传输管（T2）和编程管（T3）；选择管（T1）和传输管（T2）采用源漏极串联的方式连接，选择管（T1）的源极连到晶体管阵列的位线（BL），传输管（T2）的漏极与编程管（T3）的衬底相连，编程管（T3）的源极和漏极均与传输管（T2）的漏极相连，编程管（T3）的栅极用以输入编程电压（PL），选择管（T1）的栅极连到晶体管阵列的字线（WL）。2.如权利要求1所述的一次编程元胞结构，其特征是：所述元胞结构被编程后，其编程管（T3）的栅氧化膜被击穿。3.一种由权利要...

【专利技术属性】
技术研发人员：仲志华，祝奕琳，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：