多栅分布的沟槽栅超结MOSFET器件制造技术
【技术实现步骤摘要】
本技术涉及一种功率MOS管器件，尤其是一种多栅分布的沟槽栅超结MOSFET器件，属于半导体
技术介绍
超结功率器件基于电荷平衡技术，相同的耐压下，降低了外延的厚度，也降低了导通电阻。沟槽栅超结MOSFET器件，在此基础上，屏蔽了JFET效果，进一步的降低了导通电阻，降低了导通损耗。而在此情况下，导通电阻的减小又再次受到了限制，基本限制于外延的选取。
技术实现思路
本技术的目的是克服现有技术中存在的不足，提供一种多栅分布的沟槽栅超结MOSFET器件，在保持外延结构不变的情况下，有效降低导通电阻，避免导通电阻受限于外延选取的缺陷。按照本技术提供的技术方案，所述多栅分布的沟槽栅超结MOSFET器件，包括元胞结构，其特征是：单个元胞包括N+衬底，在N+衬底的正面生长N－外延层，在N－外延层的正面沉积源极金属，形成MOSFET器件的源极；在所述N－外延层两侧形成由N－外延层正面向背面延伸的P柱深槽结构；在所述N－外延层的上部中间形成两个或两个以上的沟槽栅结构；在所述N－外延层上部相邻两个沟槽栅结构之间、以及沟槽栅结构和P柱深槽结构之间形成P+体区，在P+体区的顶部形...
【技术保护点】
一种多栅分布的沟槽栅超结MOSFET器件，包括元胞结构，其特征是：单个元胞包括N+衬底（1），在N+衬底（1）的正面生长N－外延层（2），在N－外延层（2）的正面沉积源极金属（8），形成MOSFET器件的源极；在所述N－外延层（2）两侧形成由N－外延层（2）正面向背面延伸的P柱深槽结构（3）；在所述N－外延层（2）的上部中间形成两个或两个以上的沟槽栅结构；在所述N－外延层（2）上部相邻两个沟槽栅结构之间、以及沟槽栅结构和P柱深槽结构（3）之间形成P+体区（6），在P+体区（6）的顶部形成N+源区（7），N+源区位于沟槽栅结构的顶部两侧。
【技术特征摘要】
1.一种多栅分布的沟槽栅超结MOSFET器件，包括元胞结构，其特征是：单个元胞包括N+衬底（1），在N+衬底（1）的正面生长N－外延层（2），在N－外延层（2）的正面沉积源极金属（8），形成MOSFET器件的源极；在所述N－外延层（2）两侧形成由N－外延层（2）正面向背面延伸的P柱深槽结构（3）；在所述N－外延层（2）的上部中间形成两个或两个以上的沟槽栅结构；在所述N－外延层（2）上部相邻两个沟槽栅结构之间、以及沟槽栅结构和P柱深槽结构（3）之间形成P+体区（6），在P+体区（6）的顶部形成N+源区（7），N+源区位于沟槽栅结构的顶部两侧。2.如权利要求1所述的多...
【专利技术属性】
技术研发人员：白玉明，章秀芝，张海涛，
申请(专利权)人：无锡同方微电子有限公司，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。