超结MOSFET单结终端结构制造技术

本实用新型专利技术提供一种超结MOSFET单结终端结构，包括N+型衬底及形成于所述N+型衬底上的N‑型外延层；N‑型外延层包括元胞区和包围所述元胞区的终端区；元胞区中形成有至少一个晶体管单元，晶体管单元包括形成于所述N‑型外延层中的一对元胞区P柱；所述一对元胞区P柱顶端分别连接有一P型体区；P型体区顶部形成有N+型体接触区；在元胞区范围内，N‑型外延层表面形成有栅极结构，所述栅极结构位于一对元胞区P柱之间，与一对元胞区P柱上方的N+型体接触区分别接触；终端区中的N‑型外延层中形成有至少一个终端区P柱；与终端区相邻的P型体区向终端区延伸出P‑型体区，P‑型体区一直延伸到终端区的末端。该结果有利于提高终端耐压。

Super junction MOSFET single junction terminal structure

\u672c\u5b9e\u7528\u65b0\u578b\u63d0\u4f9b\u4e00\u79cd\u8d85\u7ed3MOSFET\u5355\u7ed3\u7ec8\u7aef\u7ed3\u6784\uff0c\u5305\u62ecN+\u578b\u886c\u5e95\u53ca\u5f62\u6210\u4e8e\u6240\u8ff0N+\u578b\u886c\u5e95\u4e0a\u7684N\u2011\u578b\u5916\u5ef6\u5c42\uff1bN\u2011\u578b\u5916\u5ef6\u5c42\u5305\u62ec\u5143\u80de\u533a\u548c\u5305\u56f4\u6240\u8ff0\u5143\u80de\u533a\u7684\u7ec8\u7aef\u533a\uff1b\u5143\u80de\u533a\u4e2d\u5f62\u6210\u6709\u81f3\u5c11\u4e00\u4e2a\u6676\u4f53\u7ba1\u5355\u5143\uff0c\u6676\u4f53\u7ba1\u5355\u5143\u5305\u62ec\u5f62\u6210\u4e8e\u6240\u8ff0N\u2011\u578b\u5916\u5ef6\u5c42\u4e2d\u7684\u4e00\u5bf9\u5143\u80de\u533aP\u67f1\uff1b\u6240\u8ff0\u4e00\u5bf9\u5143\u80de\u533aP\u67f1\u9876\u7aef\u5206\u522b\u8fde\u63a5\u6709\u4e00P\u578b\u4f53\u533a\uff1bP\u578b\u4f53\u533a\u9876\u90e8\u5f62\u6210\u6709N+\u578b\u4f53\u63a5\u89e6\u533a\uff1b\u5728\u5143\u80de\u533a\u8303\u56f4\u5185\uff0cN\u2011\u578b\u5916\u5ef6\u5c42\u8868\u9762\u5f62\u6210\u6709\u6805\u6781\u7ed3\u6784\uff0c\u6240\u8ff0\u6805\u6781\u7ed3\u6784\u4f4d\u4e8e\u4e00\u5bf9\u5143\u80de\u533aP\u67f1\u4e4b\u95f4\uff0c\u4e0e\u4e00\u5bf9\u5143\u80de\u533aP\u67f1\u4e0a\u65b9\u7684N+\u578b\u4f53\u63a5\u89e6\u533a\u5206\u522b\u63a5\u89e6\uff1b\u7ec8\u7aef\u533a\u4e2d\u7684N\u2011\u578b\u5916\u5ef6\u5c42\u4e2d\u5f62\u6210\u6709\u81f3\u5c11\u4e00\u4e2a\u7ec8\u7aef\u533aP\u67f1\uff1b\u4e0e\u7ec8\u7aef\u533a\u76f8\u90bb\u7684P\u578b\u4f53\u533a\u5411\u7ec8\u7aef\u533a\u5ef6\u4f38\u51faP Type zone, P type zone has been extended to the terminal area. The result is beneficial to improve terminal withstand voltage.

【技术实现步骤摘要】
超结MOSFET单结终端结构
本技术涉及一种半导体器件，尤其是一种MOSFET器件。
技术介绍
VDMOSFET（高压功率MOSFET）可以通过减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压，因此在VDMOSFET中，提高器件的击穿电压和减小器件的导通电阻是一对矛盾，超结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型和N型半导体薄层，在较低反向电压下将P型N型区耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET导通电阻的理论极限。超结MOSFET具有导通损耗低，栅极电荷低，开关速度快，器件发热小，能效高的优点，产品可广泛用于个人电脑、笔记本电脑、上网本或手机、照明（高压气体放电灯）产品以及电视机（液晶或等离子电视机）和游戏机等高端消费电子产品的电源或适配器。
技术实现思路
本技术的目的在于提供一种超结MOSFET单结终端结构，有利于提高器件终端耐压。本技术采用的技术方案是：一种超结MOSFET单结终端结构，包括N+型衬底及形成于所述N+型衬底上的N-型外延层；其主要改进之处在于，所述N-型外延层包括元胞区和包围所述元胞区的终端区；所述元胞区中形成有至少一个晶体管单元，所述晶体管单元包括形成于所述N-型外延层中的一对元胞区P柱；所述一对元胞区P柱顶端分别连接有一P型体区；P型体区顶部形成有N+型体接触区；P型体区和N+型体接触区都位于N-型外延层内；与终端区非相邻的P型体区顶部间隔设有两块N+型体接触区；与终端区相邻的P型体区顶部在背离终端区一侧设有一块N+型体接触区；在元胞区范围内，N-型外延层表面形成有栅极结构，所述栅极结构位于一对元胞区P柱之间，与一对元胞区P柱上方的N+型体接触区分别接触；所述终端区中的N-型外延层中形成有至少一个终端区P柱；终端区的N-型外延层表面形成有氧化绝缘层；与终端区相邻的P型体区向终端区延伸出P-型体区，P-型体区一直延伸到终端区的末端。进一步地，栅极结构包括N-型外延层表面的栅氧化层和栅氧化层上方的多晶硅栅极。更进一步地，多晶硅栅极周围和上方设有氧化层，该氧化层与栅氧化层均采用二氧化硅。进一步地，终端区P柱的深度为30～60微米。进一步地，氧化绝缘层也采用二氧化硅。本技术具有以下有益效果：P型体区延伸到终端的末端，该终端处的P-型体区的存在有利于器件的电场向右横向延展，从而有利于提高终端耐压。附图说明图1为本技术的结构组成示意图。具体实施方式下面结合具体附图和实施例对本技术作进一步说明。如图1所示，本技术提出的一种超结MOSFET单结终端结构，包括N+型衬底1及形成于所述N+型衬底1上的N-型外延层2；所述N-型外延层2包括元胞区I和包围所述元胞区I的终端区II；所述元胞区I中形成有至少一个晶体管单元，所述晶体管单元包括形成于所述N-型外延层2中的一对元胞区P柱203；所述一对元胞区P柱203顶端分别连接有一P型体区206；P型体区206顶部形成有N+型体接触区209；P型体区206和N+型体接触区209都位于N-型外延层2内；与终端区非相邻的P型体区206顶部间隔设有两块N+型体接触区209，用于分别连接左右两个栅极结构；与终端区相邻的P型体区206顶部在背离终端区一侧设有一块N+型体接触区209；只需要连接一侧的栅极结构；在元胞区I范围内，N-型外延层2表面形成有栅极结构，所述栅极结构位于一对元胞区P柱203之间，与一对元胞区P柱203上方的N+型体接触区209分别接触；栅极结构包括N-型外延层2表面的栅氧化层207和栅氧化层207上方的多晶硅栅极208；多晶硅栅极208周围和上方设有氧化层，该氧化层与栅氧化层207均采用二氧化硅；所述终端区II中的N-型外延层2中形成有至少一个终端区P柱204；终端区P柱204的深度优选为30～60微米；终端区的N-型外延层2表面形成有氧化绝缘层210；氧化绝缘层210也采用二氧化硅；与终端区相邻的P型体区206向终端区延伸出P-型体区205，P-型体区205一直延伸到终端区II的末端，该终端处的P-型体区205的存在有利于器件的电场向右横向延展，从而有利于提高终端耐压。所述元胞区P柱203及所述终端区P柱204为P型单晶硅。本技术还可有其它实施例，在不背离本技术精神及其实质的情况下，熟悉本领域的技术人员当可根据本技术作出各种相应的改变和变形，但这些相应的改变和变形都应属于本技术所附的权利要求的保护范围。比如，参照本实施例，将各区或部位的材料导电类型做N<—>P的互换所形成之MOSFET器件，应该理解为本技术所附权利要求的等同技术方案。本文档来自技高网...

【技术保护点】
一种超结MOSFET单结终端结构，包括N+型衬底(1)及形成于所述N+型衬底(1)上的N‑型外延层(2)；其特征在于，所述N‑型外延层(2)包括元胞区(I)和包围所述元胞区(I)的终端区(II)；所述元胞区(I)中形成有至少一个晶体管单元，所述晶体管单元包括形成于所述N‑型外延层(2)中的一对元胞区P柱(203)；所述一对元胞区P柱(203)顶端分别连接有一P型体区(206)；P型体区(206)顶部形成有N+型体接触区(209)；P型体区(206)和N+型体接触区(209)都位于N‑型外延层(2)内；与终端区非相邻的P型体区(206)顶部间隔设有两块N+型体接触区(209)；与终端区相邻的P型体区(206)顶部在背离终端区一侧设有一块N+型体接触区(209)；在元胞区(I)范围内，N‑型外延层(2)表面形成有栅极结构，所述栅极结构位于一对元胞区P柱(203)之间，与一对元胞区P柱(203)上方的N+型体接触区(209)分别接触；所述终端区(II)中的N‑型外延层(2)中形成有至少一个终端区P柱(204)；终端区的N‑型外延层(2)表面形成有氧化绝缘层(210)；与终端区相邻的P型体区(206)向终端区延伸出P‑型体区(205)，P‑型体区(205)一直延伸到终端区II的末端。...

【技术特征摘要】
1.一种超结MOSFET单结终端结构，包括N+型衬底(1)及形成于所述N+型衬底(1)上的N-型外延层(2)；其特征在于，所述N-型外延层(2)包括元胞区(I)和包围所述元胞区(I)的终端区(II)；所述元胞区(I)中形成有至少一个晶体管单元，所述晶体管单元包括形成于所述N-型外延层(2)中的一对元胞区P柱(203)；所述一对元胞区P柱(203)顶端分别连接有一P型体区(206)；P型体区(206)顶部形成有N+型体接触区(209)；P型体区(206)和N+型体接触区(209)都位于N-型外延层(2)内；与终端区非相邻的P型体区(206)顶部间隔设有两块N+型体接触区(209)；与终端区相邻的P型体区(206)顶部在背离终端区一侧设有一块N+型体接触区(209)；在元胞区(I)范围内，N-型外延层(2)表面形成有栅极结构，所述栅极结构位于一对元胞区P柱(203)之间，与一对元胞区P柱(203)上方的...

【专利技术属性】
技术研发人员：白玉明，徐承福，张海涛，
申请(专利权)人：无锡同方微电子有限公司，
类型：新型
国别省市：江苏,32