降低逆向漏电流的SiC MOSFET组件及其制造方法技术

本发明专利技术提供了一种降低逆向漏电流的SiC MOSFET组件及其制造方法，降低逆向漏电流的SiC MOSFET组件包括金属层等，N型漏极层位于N型碳化硅基板的底端，栅极绝缘层、P型植入区都位于N型碳化硅基板的顶端，P型植入区位于P阱的下方，源极层、P阱都位于栅极绝缘层的侧面，源极层位于P阱的上方，多晶硅层位于栅极绝缘层内，源极层、多晶硅层、栅极绝缘层都位于绝缘层的下方，绝缘层位于金属层内。本发明专利技术改变空乏区和电场的分布，避免高电场出现在P型silicon接口的缺陷区域，因此可以降低组件的逆向漏电流。

SiC MOSFET assembly for reducing reverse leakage current and manufacturing method thereof

The invention provides a SiC MOSFET component reduce reverse leakage current and its manufacturing method, reduce the SiC MOSFET component reverse leakage current includes a metal layer, a N type drain layer is located on the N type silicon carbide substrate at the bottom of the top of the gate insulating layer, P type implant area are located in the N type silicon carbide substrate below, P implantation area is located in the P well, the source layer, P wells are located on the side of the gate insulating layer, a source layer is located above the P well, the polysilicon layer is positioned on the gate insulating layer, a source layer and a polysilicon layer, the gate insulating layer are located below the insulating layer, the insulating layer on the metal layer in. The invention changes the distribution of the depletion region and the electric field, to avoid the high electric field appears in the defect area P silicon interface, thus reducing components can reverse leakage current.

【技术实现步骤摘要】
降低逆向漏电流的SiCMOSFET组件及其制造方法
本专利技术涉及一种SiCMOSFET组件及其制造方法，具体地，涉及一种降低逆向漏电流(reverseleakagecurrent)的SiCMOSFET组件及其制造方法。
技术介绍
在SiC(碳化硅)MOSFET功率组件的制造工艺上，在N型的SiC基板上沉积一个P型的Silicon(硅)，但是由于SiC和Silicon存在晶格和热膨不匹配的问题，在接口(junctioninterface)上存在很多结构性和电性上的缺陷(defect)，在逆向偏压时(reversebias)由于空乏区(depletionregion)的高电场发生在这个区域，接口缺陷所形成带隙陷阱(bandgaptrap)因高电场所生成的少数载子电流会远大于传统silicon晶圆的逆向漏电流。
技术实现思路
针对现有技术中的缺陷，本专利技术的目的是提供一种降低逆向漏电流的SiCMOSFET组件及其制造方法，其改变空乏区和电场的分布，避免高电场出现在P型silicon接口的缺陷区域，因此可以降低组件的逆向漏电流。根据本专利技术的一个方面，提供一种降低逆向漏电流的SiCMOSFET组件，其特征在于，包括金属层、绝缘层、源极层、P阱、多晶硅层、栅极绝缘层、P型植入区、N型碳化硅基板、N型漏极层，N型漏极层位于N型碳化硅基板的底端，栅极绝缘层、P型植入区都位于N型碳化硅基板的顶端，P型植入区位于P阱的下方，源极层、P阱都位于栅极绝缘层的侧面，源极层位于P阱的上方，多晶硅层位于栅极绝缘层内，源极层、多晶硅层、栅极绝缘层都位于绝缘层的下方，绝缘层位于金属层内。本专利技术还提供一种降低逆向漏电流的SiCMOSFET组件的制造方法，其特征在于，包括以下步骤：步骤一，N型漏极层位于N型基板的底端，在N型基板上沉积N型SiC，形成N型碳化硅基板；步骤二，曝光显影后进行SiC蚀刻及P型离子植，在这里P型参杂浓度必须大于N型的SiC浓度，形成P型植入区；步骤三，P型硅沉积，形成P阱；步骤四，栅极沟槽曝光显影及蚀刻，形成栅极沟槽結構；步骤五，蚀刻及光阻去除后沉积薄层N型多晶硅及氧化，形成栅极绝缘层；步骤六，N型多晶硅沉积及回蚀刻，形成多晶硅层；步骤七，源极N型重掺杂离子植入，形成源极层；步骤八，介电层沉积及连接处曝光显影及蚀刻，形成绝缘层；步骤九，金属层沉积曝光显影及蚀刻，形成金属层。与现有技术相比，本专利技术具有如下的有益效果：本专利技术改变空乏区和电场的分布，避免高电场出现在P型silicon接口的缺陷区域，因此可以降低组件的逆向漏电流。本专利技术改善传统组件架构中高电场跨压于接口结构缺陷区域的问题，解决SiC组件中因SiC和Si晶格不匹配的而造成接口缺陷而造成高逆向漏电流和组件特性衰退的问题。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1为现有技术在N型的SiC基板上沉积一个P型的Silicon的结构示意图。图2为本专利技术降低逆向漏电流的SiCMOSFET组件的结构示意图。具体实施方式下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进。这些都属于本专利技术的保护范围。如图1所示，现有技术在N型的SiC基板1上沉积一个P型的Silicon2时，因为两者晶格结构和晶格系数的差异，在接口上会存在结构和电性的缺陷3，在逆向偏压时，由于PN结的特性，空乏区会从接口向两端延伸，而高电场主要跨压于接口结构缺陷区域，因此而增加逆向漏电流和影响组件特性。如图2所示，本专利技术降低逆向漏电流的SiCMOSFET组件包括金属层11、绝缘层12、源极层13、P阱14、多晶硅层15、栅极绝缘层16、P型植入区17、N型碳化硅基板18、N型漏极层19，N型漏极层19位于N型碳化硅基板18的底端，栅极绝缘层16、P型植入区17都位于N型碳化硅基板18的顶端，P型植入区17位于P阱14的下方，源极层13、P阱14都位于栅极绝缘层16的侧面，源极层13位于P阱14的上方，多晶硅层15位于栅极绝缘层16内，源极层13、多晶硅层15、栅极绝缘层16都位于绝缘层12的下方，绝缘层12位于金属层11内。本专利技术所述的新型组件架构在N型SiC基板上局部去除一定的厚度和形成一个重掺杂的P型植入区，由于P型植入区的浓度大于N型SiC的参杂浓度，因此空乏区主要延伸在N型SiC区域，另外由于屏蔽电场出现在接口结构缺陷区域，因此可以降低接口缺陷所造成的逆向漏电流。本专利技术降低逆向漏电流的SiCMOSFET组件的制造方法包括以下步骤：步骤一，N型漏极层位于N型基板的底端，在N型基板上沉积N型SiC，形成N型碳化硅基板；步骤二，曝光显影后进行SiC蚀刻(约1000A)及P型离子植，在这里P型参杂浓度必须大于N型的SiC浓度，形成P型植入区；步骤三，P型硅(silicon)沉积，形成P阱；步骤四，栅极沟槽(gatetrench)曝光显影及蚀刻，形成栅极沟槽結構步骤五，蚀刻及光阻去除后沉积薄层N型多晶硅(厚度约1000A)及氧化，形成栅极绝缘层步骤六，N型多晶硅沉积(10KA)及回蚀刻，形成多晶硅层；步骤七，源极N型重掺杂离子植入，形成源极层；步骤八，介电层沉积及连接处曝光显影及蚀刻，形成绝缘层；步骤九，金属层沉积曝光显影及蚀刻，形成金属层。本专利技术屏蔽高电场发生在PN结界面(junctioninterface)处，降低因接口缺陷(interfacedefect)所产生的逆向漏电流(reverseleakagecurrent)。以上对本专利技术的具体实施例进行了描述。需要理解的是，本专利技术并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本专利技术的实质内容。本文档来自技高网...

【技术保护点】
一种降低逆向漏电流的SiC MOSFET组件，其特征在于，包括金属层、绝缘层、源极层、P阱、多晶硅层、栅极绝缘层、P型植入区、N型碳化硅基板、N型漏极层，N型漏极层位于N型碳化硅基板的底端，栅极绝缘层、P型植入区都位于N型碳化硅基板的顶端，P型植入区位于P阱的下方，源极层、P阱都位于栅极绝缘层的侧面，源极层位于P阱的上方，多晶硅层位于栅极绝缘层内，源极层、多晶硅层、栅极绝缘层都位于绝缘层的下方，绝缘层位于金属层内。

【技术特征摘要】
2016.01.22 CN 20161004473721.一种降低逆向漏电流的SiCMOSFET组件，其特征在于，包括金属层、绝缘层、源极层、P阱、多晶硅层、栅极绝缘层、P型植入区、N型碳化硅基板、N型漏极层，N型漏极层位于N型碳化硅基板的底端，栅极绝缘层、P型植入区都位于N型碳化硅基板的顶端，P型植入区位于P阱的下方，源极层、P阱都位于栅极绝缘层的侧面，源极层位于P阱的上方，多晶硅层位于栅极绝缘层内，源极层、多晶硅层、栅极绝缘层都位于绝缘层的下方，绝缘层位于金属层内。2.一种降低逆向漏电流的SiCMOSFET...

【专利技术属性】
技术研发人员：廖奇泊，古一夫，陈俊峰，周雯，
申请(专利权)人：厦门芯晶亮电子科技有限公司，
类型：发明
国别省市：福建,35