非易失性存储器的菊花链布置制造技术

一种闪烁存储器系统在系统级封装（SIP）外壳中实现，所述系统包括闪烁存储器控制器和多个闪烁存储器设备。SIP涉及包括多个集成电路（芯片）的单个封装或者模块。闪烁存储器控制器被配置为和外部系统以及所述SIP中的多个存储器设备接口。所述存储器设备被配置在菊花链级联布置中，由闪烁存储器控制器通过经菊花链级联发送的命令控制。

【技术实现步骤摘要】
【专利摘要】一种闪烁存储器系统在系统级封装（SIP）外壳中实现，所述系统包括闪烁存储器控制器和多个闪烁存储器设备。SIP涉及包括多个集成电路（芯片）的单个封装或者模块。闪烁存储器控制器被配置为和外部系统以及所述SIP中的多个存储器设备接口。所述存储器设备被配置在菊花链级联布置中，由闪烁存储器控制器通过经菊花链级联发送的命令控制。【专利说明】非易失性存储器的菊花链布置本申请为申请号为200780010648.5、申请日为2007年3月26日、专利技术名称为“非易失性存储器的菊花链布置”的申请的分案申请。
技术介绍
对于诸如闪存卡、数字音视频播放器、手机、USB闪烁驱动器和用于替代HDD的固态盘的消费者应用和移动存储应用，闪烁存储是一项关键的使能技术。随着高密度存储需求的增长，闪烁存储解决方案持续发展以提供产品的更高密度和更低成本。两种常见的闪烁存储解决方案为或非闪烁和与非闪烁。或非闪烁典型地具有较长的擦除和写入时间，但具有全地址和数据接口，从而允许随机存取任意位置。存储器单元可以接近可比的与非闪烁单元的尺寸的两倍。或非闪烁最适用于要求代码存储的随机存取能力的应用。相反，与非闪烁相对于或非闪烁典型地具有更快速的擦除和写入时间、更高的密度和每位更低的成本；但其I/o接口仅允许顺序存取数据，其适于诸如音乐文件和图片文件的数据存储应用。因为多种应用要求对数据的快速、随机存取能力，所以已经结合或非和与非闪烁存储器的优点来开发产品。这样的一种解决方案为具有在单个集成电路(IC)上的嵌入闪烁控制器的与非闪烁存储器。此设备使用与非闪烁阵列以减小的成本与尺寸高速存储数据。此外，控制逻辑响应于外部命令存取和写入闪烁阵列，相比于传统或非闪烁设备的接口，提供具有更高数据存取能力的接口。因此，具有嵌入闪烁控制器的与非闪烁存储器结合了与非闪烁的速度和效率以及或非闪烁的存取能力。
技术实现思路
具有嵌入存储器控制器的闪烁存储器设备存在多种缺陷。在此种设备中，多个元件被组合在单个硅管芯上。典型地，单个管芯中的存储器容量由工艺技术决定，特别是由最小特征尺寸决定。为了增加使用同样工艺技术的存储器容量，一般使用多芯片封装(MCP)。例如，可以在同一封装中集成两个或者四个芯片来提高存储器容量。用于控制存取包含在芯片中的存储器阵列的嵌入控制器典型地将芯片尺寸增加15%到30%。如果在封装中集成多个设备来提高存储器容量，由于控制器电路在多个设备的每一个上重复，则和存储器控制器电路相关的尺寸开销将变得相当显著。此外，晶片成品率(晶片上生产的可用芯片的数量)趋向于是芯片尺寸的函数。一个或者多个嵌入控制器所需的附加空间增加了芯片尺寸，并且因此可以导致总的晶片成品率的下降。具有嵌入控制器的闪烁存储器的增加的复杂性也可以在产品多样化、开发时间和成本以及设备性能上具有有害影响。相对于分立的闪烁存储器，此设备需要更复杂的电路布局，导致更长的开发周期。此外，由于对设计的修改必须适应于整个芯片，因而也妨碍了产品的重新设计。此设计还可导致性能降低。例如，典型的闪烁存储器要求高压晶体管来容许编程和擦除操作。存储器控制器获益于使用高速晶体管，但是，在单个管芯上实现高压和高速晶体管显著地增加了制造成本。因此，嵌入控制器可以替代使用闪烁存储器所需的高压晶体管，从而降低了控制器的性能。本专利技术的实施例提供一种存储器系统，该系统克服了与嵌入闪烁存储器和其它设备相关的一些缺陷。所述存储器系统包括以菊花链级联布置的多个非易失性存储器设备，由存储器控制器设备通过经所述菊花链级联发送的命令控制。存储器控制器设备和外部系统接口，并且通过经所述菊花链级联布置的通信来控制存储器设备的读、写和其它操作。在此配置中，所述通信由第一存储器设备接收，并且同任意响应通信一起传递给第二存储器设备。在所述菊花链级联中对于所有存储器设备重复此过程，从而允许所述存储器控制器控制所述菊花链级联中的所述存储器设备。所述存储器系统的其它实施例可以在诸如系统级封装(SIP)外壳的公共支持组件中实现，所述外壳容纳存储器控制器和存储器设备。SIP为单个封装或者模块，包括多个集成电路(芯片)。此处所述的实施例中，SIP中的闪烁存储器控制器被配置用于与外部系统以及所述SIP中的多个存储器设备接口。可选地，所述存储器系统可以在诸如电路板的其它单个形状因素(form-factor)设备中实现。本专利技术的其它实施例包括单向菊花链级联，通过所述单向菊花链级联，命令和存储数据从控制器单向经存储器设备链发送，并且从菊花链级联中的最后设备返回到控制器。单向级联包括传输与控制操作相关的信号的第一信号路径和传输响应所述控制操作的由多个非易失性存储器设备产生的信号的第二信号路径。可以实现双向菊花链级联，其中，命令和存储器数据以单个方向经所述存储器设备发送，以相反方向经所述设备返回到控制器。双向菊花链级联还可以包括被配置用于通过所述级联以双向传输信号的链接。命令以及识别特定存储器设备的地址域可以以串行模式经菊花链级联发送。在串行配置中，命令、数据和地址信号可以由公共信号路径传输。本专利技术的实施例可以作为闪烁存储器系统来实现，其中，所述存储器设备包括闪烁存储器。所述存储器控制器可以执行闪烁控制操作，诸如擦除闪烁存储器的块、编程页面和读取页面。存储器控制器可以包括控制逻辑来提供逻辑地址到每一存储器设备的物理地址的映射。所提供的映射也可以包括操作来提供存储器设备的损耗平衡。存储器控制器也可以通过或非或者其它接口与外部系统通信，并且通过非易失性存储器接口控制多个与非存储器设备。所述存储器控制器设备也可以包括存储器阵列，从而作为主闪烁存储器运行。经所述菊花链级联发送的命令和数据可以伴以相应于多个存储器设备的其中一个的地址。每一个设备通过对所述地址与创建在所述设备上的设备ID比较，以识别所述命令。在接收所述命令之前，所述存储器设备可以响应于经所述菊花链级联发送的相关信号产生设备ID。【专利附图】【附图说明】参照附图描述，通过下面的对本专利技术的示例性实施例的更详细说明，前述内容将更为清楚，附图中，相同标记指代遍及不同图中的相同部分。这些图并非按比例绘制，而是将重点放在说明本专利技术的实施例。图1为现有技术中的具有嵌入闪烁控制器的存储器设备的框图；图2为系统级封装(SIP)外壳中的存储器系统的框图，所述存储器系统具有被配置在单向菊花链级联中的多个存储器设备；图3为系统级封装(SIP)外壳中的存储器系统的框图，所述存储器系统具有被配置在双向菊花链级联中的多个存储器设备；图4A为闪烁存储器控制器的框图；图4B为具有CPU的闪烁存储器控制器的框图；图5为SIP的框图，所述SIP包括单向菊花链级联配置的主闪烁存储器和多个存储器设备；图6为SIP的框图，所述SIP包括双向菊花链级联配置的主闪烁存储器和多个存储器设备；图7为在SIP布局中实现的存储器系统的框图；图8为SIP外壳中的存储器系统的框图，所述存储器系统具有被配置在包括多个连接的单向菊花链级联中的多个存储器设备；图9为SIP外壳中的存储器系统的框图，所述存储器系统具有被配置在共享公共端口的双向菊花链级联中的多个存储器设备。【具体实施方式】以下对本专利技术的示例性实施例进行描述。图1示出具有闪烁存储器135和嵌入在单个集成电本文档来自技高网...

【技术保护点】
一种非易失性存储装置，包括：非易失性存储器阵列，其包括多个块，每个块包括多个页面，所述非易失性存储器阵列被配置为读取页面中的数据、编程页面中的数据以及擦除块中的数据；第一端口，其被配置为从控制器接收命令，所述命令包括地址信息；第二端口，其耦合到另一非易失性存储装置的输入端口；第三端口，其被配置为从所述另一非易失性存储装置接收第一输出；第四端口，其被配置为向所述控制器提供第二输出；以及装置确定器，其被配置为确定所述命令的地址信息是否识别所述非易失性存储装置，响应于不匹配确定，所接收的命令通过所述第二端口被输出到所述另一非易失性存储装置，以及响应于匹配确定，在所述命令用于数据读取的情况下，处理所述命令以存取所述非易失性存储器阵列，并且响应于读取命令来读取所述非易失性存储器阵列的被寻址的页面，在所述命令用于编程的情况下，处理所述命令以存取所述非易失性存储器阵列，并且响应于编程命令来编程所述非易失性存储器阵列的被寻址的页面，以及在所述命令用于擦除的情况下，处理所述命令以存取所述非易失性存储器阵列，并且响应于编程命令来擦除所述非易失性存储器阵列的被寻址的块。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金镇祺，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：