串行存储器装置、存储器系统和执行主动轮询操作的方法制造方法及图纸

串行存储器装置、存储器系统和执行主动轮询操作的方法。串行存储器装置向外部主机通知内部自计时操作的完成。在一个实施例中，一种执行主动轮询操作的方法可包括以下步骤：(i)检测要在串行存储器装置中执行的自计时操作；(ii)确定主动轮询模式是否已被使能；(iii)确定自计时操作何时在串行存储器装置中完成执行；以及(iv)当自计时操作已完成执行并且主动轮询模式被使能时，在串行存储器装置外部提供完成指示。

【技术实现步骤摘要】

本专利技术总体上涉及半导体存储器领域。更具体地，本专利技术的实施例与串行存储器装置有关，所述串行存储器装置可以包括电阻式随机存取存储器(Resistive Random-Access Memory，ReRAM)及/或导电桥接RAM(Conductive Bridging RAM，CBRAM)制程与装置。
技术介绍
在诸如固态硬盘驱动器、可换式数字相片卡等应用中越来越多地发现非易失性存储器(Non-Volatile Memory，NVM)。闪存是目前使用中的主要NVM技术。然而，闪存有多项限制，诸如相对高的电力以及相对慢的操作速度。其它NVM技术(诸如包括电阻式RAM(ReRAM)及导电桥接RAM(CBRAM)的电阻式切换存储器技术)与闪存技术相比可以提供相对较低的电力以及较高的速度。例如，CBRAM运用具有能够缩小至比闪存装置更小的尺寸的导电桥接单元技术。
技术实现思路
在一个实施例中，一种串行存储器装置可以包括：(i)命令解码器，其被配置成检测要在所述串行存储器装置中执行的自计时操作；(ii)模式检测器，其被配置成检测主动轮询模式何时被使能；以及(iii)操作完成指示器，其被配置成在所述自计时操作已完成执行并且所述主动轮询模式被使能时在所述串行存储器装置外部提供完成指示。在一个实施例中，一种执行主动轮询操作的方法包括以下步骤：(i)检测要在串行存储器装置中执行的自计时操作；(ii)确定主动轮询模式是否已使能；(iii)确定所述自计时操作何时在所述串行存储器装置中完成执行；以及(iv)当所述自计时操作已完成执行并且所述主动轮询模式被使能时，在所述串行存储器装置外部提供完成指示。本专利技术的特定实施例适用于串行存储器装置(例如，闪存)，并且可包括电阻式切换存储器，例如，电阻式随机存取存储器(ReRAM)及/或导电桥接RAM(CBRAM)存储器单元。附图说明图1是示例性存储器装置布置。图2是示例性公共阳极阵列结构的示意性框图。图3是示例性可编程阻抗元件与示意性模型的图。图4是根据本专利技术实施例的示例性主机与串行存储器装置布置的示意性框图。图5是根据本专利技术实施例的示例性串行存储器装置结构的示意性框图。图6是根据本专利技术实施例的针对自计时内部操作完成进行通知的例示方法的流程图。图7是根据本专利技术实施例的示例性寄存器与自计时内部操作控制的示意性框图。图8是根据本专利技术实施例的与自计时内部操作有关的示例性寄存器结构的示意性框图。图9是根据本专利技术实施例的针对自计时内部操作完成进行通知的示例性控制的示意性框图。图10是根据本专利技术实施例的针对自计时内部操作完成的第一示例性通知的波形图。图11是根据本专利技术实施例的针对自计时内部操作完成的第二示例性通知的波形图。图12是根据本专利技术实施例的针对自计时内部操作完成的第三示例性通知的波形图。图13是根据本专利技术实施例的针对自计时内部操作完成和寄存器更新的通知的示例性方法的流程图。图14是根据本专利技术实施例的对主动轮询模式的示例性控制的示意性框图。具体实施方式现在将参照本专利技术的特定实施例进行详细描述，在附图中例示出了其示例。尽管仅结合优选实施例而对本专利技术进行描述，但应当理解，本专利技术不限于这些实施例。相反，本专利技术旨在涵盖可包括在本专利技术的由所附权利要求限定的的精神与范围内的所有替代例、修改例以及等同物。而且，在本专利技术以下的详细说明中会提出许多具体细节，以便彻底地理解本专利技术。然而，显而易见地，对于本领域技术人员而言，即使没有这些具体细节，也可以实践本专利技术。此外，公知的方法、程序、处理、器件、结构、以及电路为做详细描述，以免混淆本专利技术的观点。以下描述的一些部分以计算机、处理器、控制器、装置和/或存储器内针对数据流、信号或波形的进程、程序、逻辑块、功能块、处理、示意性符号和/或其它运算的示意性符号表示呈现。这些描述和表示通常由本领域技术人员使用以有效传达他们的工作本质给本领域其他技术人员。通常但非必要，被操纵的量采用能够在计算机或数据处理系统中被储存、传输、组合、比较和操纵的电信号、磁信号、光信号、或量子信号的形式。经证实，有时候将此些信号表示为位、波、波形、流、值、要素、符号、字符、品项、数字、或是类似物是很方便的，特别是基于一般使用的理由。示例性CBRAM单元结构与架构本专利技术的特定实施例是关于电阻式切换存储器(例如，导电桥接随机存取存储器(CBRAM)、电阻式RAM(ReRAM)等)。下面针对示例性实施例更详细地解释本专利技术的各项观点。本专利技术的特定实施例包括操作能够在一或更多个电阻及/或电容状态之间被编程/写入以及擦除的电阻式切换存储器的结构与方法。电阻式切换存储器装置可以包括具有“可编程阻抗元件”的多个电阻式存储器单元，或任何类型的电阻式切换或电阻变化存储器单元或元件。图1与图2显示能够运用可编程阻抗元件的示例性存储器架构与电路结构。然而，本专利技术的特定实施例可修改为各式各样存储器架构、电路结构以及各种类型的非易失性存储器(包括电阻式切换存储器)。现在参考图1，显示了示例性存储器装置并且用通用附图标记100指示。存储器装置100包括公共阳极扇区102-0至102-7、位线选择电路104、公共板选择电路106、阳极解码电路108、字线解码电路110以及位线解码电路112。存储器装置100能够为单一集成电路，或者可以形成为除了存储器功能之外还提供其它功能的较大的集成电路装置的一部分，例如(嵌入式)存储器构造。图1还可以包括命令解码电路120。例如，命令解码电路120可以接收外部信号，或者源自外部信号的控制信号，并且可以响应地产生各种内部控制信号(例如程序、擦除、读取等)。这些内部操作控制信号能够被用来产生各种供应电平(例如，特定的编程与擦除电压电平)以及其它控制信号(例如，擦除操作控制信号)，以下将更详细讨论。这样，命令解码电路120可用来确定要在装置上执行的操作。公共阳极扇区(102-0至102-7)可各包括多个存储器单元，它们被排列成一列或更多列以及多行，并且被耦接至公共阳极板。每一个存储器单元都可以包括一个或更多个可编程阻抗元件或CBRAM储存元件以及选择装置。一般来说，CBRAM储存元件可被配置成当大于阈值电压的偏压被施加至CBRAM储存元件的电极上时，CBRAM储存元件的电特性可以改变。例如，在某些布置中，当电压被施加至CBRAM储存元件的电极时，离子导体内的导电离子可能会开始本文档来自技高网...

【技术保护点】
一种串行存储器装置，该串行存储器装置包括：a)命令解码器，其被配置成检测要在所述串行存储器装置中执行的自计时操作；b)模式检测器，其被配置成检测主动轮询模式何时被使能；以及c)操作完成指示器，其被配置成在所述自计时操作已完成执行并且所述主动轮询模式被使能时，在所述串行存储器装置外部提供完成指示。

【技术特征摘要】
2013.12.11 US 61/914,451;2014.10.16 US 14/516,2611.一种串行存储器装置，该串行存储器装置包括：
a)命令解码器，其被配置成检测要在所述串行存储器装置中执行的自计时操作；
b)模式检测器，其被配置成检测主动轮询模式何时被使能；以及
c)操作完成指示器，其被配置成在所述自计时操作已完成执行并且所述主动轮询
模式被使能时，在所述串行存储器装置外部提供完成指示。
2.根据权利要求1所述的串行存储器装置，其中，所述自计时操作包括写入操
作。
3.根据权利要求1所述的串行存储器装置，其中，所述模式检测器被配置成通
过将接收到的操作码与预定操作码进行匹配来检测所述主动轮询模式。
4.根据权利要求3所述的串行存储器装置，其中，所接收到的操作码以串行方
式每次一位地时钟输入至所述串行存储器装置中。
5.根据权利要求3所述的串行存储器装置，其中，所述预定操作码包括25h。
6.根据权利要求1所述的串行存储器装置，其中，所述完成指示被提供为所述
串行存储器装置的串行输出管脚上的信号。
7.根据权利要求6所述的串行存储器装置，其中，所述完成指示包括改变所述
串行输出管脚上的所述信号的状态。
8.根据权利要求1所述的串行存储器装置，该串行存储器装置还包括状态寄存
器，所述状态寄存器被配置成被写入，以与所述完成指示一起指示所述自计时操作已
经完成执行。
9.根据权利要求1所述的串行存储器装置，该串行存储器装置还包括多个电阻
式存储器单元，其中，所述多个电阻式存储器单元中的每一个都被配置成通过在正向
偏压方向上施加第一电压而被编程至低电阻状态，并且通过在逆向偏压方向上施加第
二电压而被擦除为高电阻状态。
10.一种存储器系统...

【专利技术属性】
技术研发人员：P·希尔，S·T·郑，王典，
申请(专利权)人：爱德斯托科技有限公司，
类型：发明
国别省市：美国;US