本公开提供了一种用于在基板上制造闪存存储器设备的方法，该方法可包括：制备具有用于限定有源部分的浅沟槽隔离的基板；在所制备的基板上沉积浮栅氧化物层；在浮栅氧化物层上沉积浮栅多晶硅层；对浮栅多晶硅层进行抛光以隔离基板的有源部分上方的多个浮栅；在多个浮栅顶部上沉积氮化硅层；图案化并蚀刻氮化硅层以形成氮化硅特征部；沿氮化硅特征部的侧面沉积一组氧化物间隔物；在各个浮栅下方将源极结植入基板中；在除了各个氧化物间隔物下方之外的地方移除浮栅多晶硅层，然后移除一组氧化物间隔物；在剩余的浮栅顶部上沉积内多晶硅层；在内多晶硅层顶部上沉积第二多晶硅层；以及图案化并蚀刻第二多晶硅层以将第二多晶硅层分离成字线设备和擦除栅。
Nonvolatile Flash Memory Unit
【技术实现步骤摘要】
【国外来华专利技术】非易失性闪存存储器单元相关专利申请的交叉引用本专利申请要求2017年2月14日提交的共同拥有的美国临时专利申请62/458,856的优先权，该专利申请据此以引用的方式并入本文以用于所有目的。
本公开涉及半导体器件，并且本公开的教导内容可具体体现在非易失性闪存存储器单元和用于制造半导体器件的工艺。
技术介绍
闪存存储器是用作计算机存储介质的电子部件，通常包括固态存储器设备。NAND型闪存存储器可以块和/或页的形式写入和读取。该NAND型闪存存储器通常用于存储卡、USB闪存驱动器和固态驱动器，以用于进行数据的一般存储和传输。NOR型闪存存储器可允许写入和读取单个机器字词和/或字节。基于NOR的闪存设备可能需要更长的擦除时间和/或写入时间，但提供允许随机访问任何存储器位置的完整地址和数据总线。基于NOR的设备可能更适合很少更新的程序代码，例如计算机BIOS或部件固件。闪存存储器将数据存储在存储器单元阵列(包括浮栅晶体管)中。每个存储器单元可包括两个栅极—由氧化物层绝缘的控制栅和浮栅。图1示出了现有技术的闪存存储器单元1，该闪存存储器单元包括两个选择栅10、控制栅20、在控制栅20下面的源极结30、漏极结40和浮栅50。存在围绕各个部件的氧化物层。浮栅50可通过控制栅20(有时被称为擦除栅)连接到源极结30。浮栅50可通过选择栅10(有时被称为字线设备)连接到漏极结40。每个特征部的各种尺寸受到所使用的制造工艺的限制。当然，尺寸越小，可排列在相同尺寸的芯片和/或设备中的存储器单元1就越多。
技术实现思路
因此，减少闪存存储器单元的关键尺寸的工艺或方法可为闪存存储器设备提供改善的单元密度和/或降低的成本。根据本公开的教导内容的各种实施方案，制造工艺可利用字线设备和擦除栅之间的减小的浮动侧壁耦合比来减小占有面积和所需的工作电压。例如，用于在基板上制造闪存存储器设备的方法可包括：制备具有用于限定和分离有源部分的浅沟槽隔离的基板；在所制备的基板上沉积浮栅氧化物层；在浮栅氧化物层上沉积浮栅多晶硅层；对浮栅多晶硅层进行抛光以隔离基板的有源部分上方的多个浮栅；在多个浮栅顶部上沉积氮化硅层；图案化并蚀刻氮化硅层以形成氮化硅特征部；沿氮化硅特征部的侧面沉积一组氧化物间隔物；在各个浮栅下方将源极结植入基板中；在除了各个氧化物间隔物下方之外的地方移除浮栅多晶硅层，然后移除该组氧化物间隔物；在剩余的浮栅顶部上沉积内多晶硅层；在内多晶硅层顶部上沉积第二多晶硅层；以及图案化并蚀刻第二多晶硅层以将第二多晶硅层分离成字线设备和擦除栅。在一些实施方案中，图案化并蚀刻氮化硅层包括：在氮化硅层上沉积光致抗蚀剂层；图案化光致抗蚀剂层；以及蚀刻氮化硅层上被光致抗蚀剂层暴露的地方。在一些实施方案中，各个氧化物间隔物的尺寸为约120纳米。在一些实施方案中，剩余的浮栅的尺寸为约120纳米。在一些实施方案中，第二多晶硅层的厚度大于相邻剩余的浮栅之间的距离的二分之一。在一些实施方案中，相邻浮栅之间的距离为大约390纳米。在一些实施方案中，字线设备的尺寸为大约0.18微米。在一些实施方案中，字线设备和擦除栅之间的间隙为大约0.04微米。又如，闪存存储器设备可包括：基板，该基板具有限定和分离有源部分的浅沟槽隔离；浮栅氧化物层，该浮栅氧化物层沉积在基板上；浮栅多晶硅层，该浮栅多晶硅层位于浮栅氧化物层上与基板相对，限定在基板的有源部分上方的多个浮栅；氮化硅层，该氮化硅层在多个浮栅顶部上限定氮化硅特征部；一组间隔物，该一组间隔物沿氮化硅特征部的多个侧面；源极结，在各个浮栅下方将该源极结植入基板中；浮栅多晶硅层，该浮栅多晶硅层仅存在于该组间隔物中的各个间隔物下方；内多晶硅层，该内多晶硅层位于浮栅顶部上；第二多晶硅层，该第二多晶硅层位于内多晶硅层顶部上，该第二多晶硅层被图案化并蚀刻以将第二多晶硅层分离成字线设备和擦除栅。在一些实施方案中，该组间隔物中的每个间隔物的尺寸为约120纳米。在一些实施方案中，浮栅中的每个浮栅的尺寸为约120纳米。在一些实施方案中，第二多晶硅层的厚度大于相邻浮栅之间的距离的二分之一。在一些实施方案中，相邻浮栅之间的距离为大约390纳米。在一些实施方案中，字线设备中的每个字线设备的尺寸为大约0.18微米。在一些实施方案中，字线设备中的每一个字线设备和相邻擦除栅之间的间隙为大约0.04微米。附图说明图1是示出现有技术的闪存存储器单元的部件的图。图2A和图2B是示出根据本公开的教导内容的制造工艺的部分的示意图；图3A和图3B是示出根据本公开的教导内容的制造工艺的部分的示意图；图4A至图4C是示出根据本公开的教导内容的制造工艺的部分的示意图；图5A至图5C是示出根据本公开的教导内容的制造工艺的部分的示意图；图6A至图6C是示出根据本公开的教导内容的制造工艺的部分的示意图；图7A至图7C是示出根据本公开的教导内容的制造工艺的部分的示意图；图8A至图8D是示出根据本公开的教导内容的制造工艺的部分的示意图；图9是示出根据本公开的教导内容的使用制造工艺制成的闪存存储器单元的部分的示意图；并且图10是示出根据本公开的教导内容的使用制造工艺制成的闪存存储器单元阵列的部分的示意图。具体实施方式本公开的教导内容可具体体现在用于减小闪存存储器单元的关键尺寸的各种工艺或方法。这些工艺可为闪存存储器设备提供改善的单元密度和/或降低的成本。在一些实施方案中，制造工艺可利用字线设备和擦除栅之间的减小的浮动侧壁耦合比来减小占有面积和所需的工作电压。图2A和图2B是示出根据本公开的教导内容的制造工艺的部分的示意图。制造工艺可以基板开始，该基板由用于限定和分离有源部分110的浅沟槽隔离来制备。沟槽120电隔离各种有源部件以防止寄生连接。浮栅氧化物层140可沉积在基板100顶上，并且然后浮栅多晶硅层130可沉积在浮栅氧化物层140顶上。图2B示出了图2A所示阵列的横截面。图3A和图3B是示出根据本公开的教导内容的制造工艺的部分的示意图。该工艺可包括对浮栅多晶硅层130进行抛光以隔离基板100的有源部分110上方的多个浮栅。图4A至图4C是示出根据本公开的教导内容的制造工艺的部分的示意图。该工艺可包括：在多个浮栅顶部上沉积氮化硅层150，以及然后图案化并蚀刻氮化硅层150以形成如图4C所示的氮化硅特征部。可通过以下方式来形成特征部：沉积光致抗蚀剂层160；在光致抗蚀剂层160中形成图案(例如，通过选择性地暴露和移除光致抗蚀剂以形成所需的特征部)；以及蚀刻氮化硅层150上被所移除的光致抗蚀剂暴露的地方。该工艺可包括沿剩余的氮化硅特征部的侧面沉积和蚀刻氧化物间隔物170。图5A至图5C是示出根据本公开的教导内容的制造工艺的部分的示意图。该工艺可包括在各个浮栅170下方将源极结180植入基板100中。该工艺可包括用于植入源极结180的任何适当的方法。图5B和图5C示出了在不同位置处沿基板100截取的横截面。图6A至图6C是示出根据本公开的教导内容的制造工艺的部分的示意图。该工艺可包括：在除了各个氧化物间隔物170下方之外的地方，移除氮化物层150和浮栅多晶硅130，然后移除该组氧化物间隔物170。可通过蚀刻工艺来移除浮栅多晶硅层。可通过任何适当的方法来移除该组氧化物间隔物170，从而留下如本文档来自技高网...
【技术保护点】
1.一种用于在基板上制造闪存存储器设备的方法，所述方法包括：制备具有用于限定和分离有源部分的浅沟槽隔离的基板；在所制备的基板上沉积浮栅氧化物层；在所述浮栅氧化物层上沉积浮栅多晶硅层；对所述浮栅多晶硅层进行抛光以隔离所述基板的所述有源部分上方的多个浮栅；在所述多个浮栅顶部上沉积氮化硅层；图案化并蚀刻所述氮化硅层以形成氮化硅特征部；沿所述氮化硅特征部的侧面沉积一组氧化物间隔物；在所述各个浮栅下方将源极结植入所述基板中；在除了各个氧化物间隔物下方之外的地方移除所述浮栅多晶硅层，然后移除所述一组氧化物间隔物；在剩余的浮栅顶部上沉积内多晶硅层；在所述内多晶硅层顶部上沉积第二多晶硅层；以及图案化并蚀刻所述第二多晶硅层以将所述第二多晶硅层分离成字线设备和擦除栅。
【技术特征摘要】
【国外来华专利技术】2017.02.14 US 62/458,856;2018.02.02 US 15/887,0881.一种用于在基板上制造闪存存储器设备的方法，所述方法包括：制备具有用于限定和分离有源部分的浅沟槽隔离的基板；在所制备的基板上沉积浮栅氧化物层；在所述浮栅氧化物层上沉积浮栅多晶硅层；对所述浮栅多晶硅层进行抛光以隔离所述基板的所述有源部分上方的多个浮栅；在所述多个浮栅顶部上沉积氮化硅层；图案化并蚀刻所述氮化硅层以形成氮化硅特征部；沿所述氮化硅特征部的侧面沉积一组氧化物间隔物；在所述各个浮栅下方将源极结植入所述基板中；在除了各个氧化物间隔物下方之外的地方移除所述浮栅多晶硅层，然后移除所述一组氧化物间隔物；在剩余的浮栅顶部上沉积内多晶硅层；在所述内多晶硅层顶部上沉积第二多晶硅层；以及图案化并蚀刻所述第二多晶硅层以将所述第二多晶硅层分离成字线设备和擦除栅。2.根据权利要求1所述的方法，其中图案化并蚀刻所述氮化硅层包括：在所述氮化硅层上沉积光致抗蚀剂层；图案化所述光致抗蚀剂层；以及蚀刻所述氮化硅层上被所述光致抗蚀剂层暴露的地方。3.根据权利要求1或2中任一项所述的方法，其中所述各个氧化物间隔物的尺寸为约120纳米。4.根据权利要求1至4中任一项所述的方法，其中所述剩余的浮栅的尺寸为约120纳米。5.根据权利要求1至4中任一项所述的方法，其中所述第二多晶硅层的厚度大于相邻剩余的浮栅之间的距离的二分之一。6.根据权利要求1至5中任一项所述的方法，其中相邻浮栅之间的距离为大约390纳米。7.根据权利要求1至6中任一项所述的方法，其中所述字线设...
【专利技术属性】
技术研发人员：索努·达里亚纳尼，博米·陈，梅尔·海马斯，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。