基于FPGA的图像缩放处理方法及装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的图像缩放处理方法及装置，获取原图像数据，并以预设放入速度将原图像数据放入FPGA内部缓存，以与预设放入速度对应的读取速度从内部缓存中读取原图像数据，并根据插值算法以及读取的原图像数据，进行插值计算，获得图像插值数据，根据图像插值数据，获得缩放后的图像数据。将原图像数据放入FPGA内部缓存中缓存，无需利用外部存储器存储，减少成本，且可从FPGA内部缓存中进行读取，无需再从外部存储器中读取，加快数据读取速度，提高整体图像缩放效率。另外，以与预设放入速度对应的读取速度从内部缓存中读取原图像数据，即以合理地读取速度进行数据读取，可确保读取的速度避免由于读取速度太慢导致数据丢失，提高缩放处理效率。

【技术实现步骤摘要】
基于FPGA的图像缩放处理方法及装置
本专利技术涉及图像处理
，特别涉及一种基于FPGA的图像缩放处理方法及装置。
技术介绍
随着对图像数据质量要求越来越高，需要对图像数据进行缩放处理，目前图像数据缩放领域，缩放的算法多种多样，但归根到底都是通过对原图像数据进行插值实现的，主要的插值算法有：最近邻插值算法、双线性插值算法和立方卷积插值算法。基于插值算法实现的难易程度和最终的缩放效果来综合考虑，目前图像数据缩放大多数采用的是双线性插值算法。在利用FPGA(Field-ProgrammableGateArray，现场可编程门阵列)通过双线性插值算法进行图像数据缩放时，目前需要用外部存储器，如SDRAM(SynchronousDynamicRandomAccessMemory，同步动态随机存储器)，这样一方面增加了硬件成本，增加布线难度，另一方面，需要从外部存储器中读取数据，增加FPGA控制逻辑，降低FPGA逻辑速度，从而降低数据读取速度，影响图像数据缩放效率，即图像数据缩放效率低等。
技术实现思路
基于此，有必要针对增加成本以及缩放效率低的问题，提供一种减小成本且提高缩放效率的基于FPGA的图像缩放处理方法及装置。一种基于FPGA的图像缩放处理方法，包括如下步骤：获取原图像数据，并以预设放入速度将所述原图像数据放入FPGA内部缓存；以与所述预设放入速度对应的读取速度从所述内部缓存中读取原图像数据，并根据插值算法以及读取的原图像数据，进行插值计算，获得图像插值数据；根据所述图像插值数据，获得缩放后的图像数据。一种基于FPGA的图像缩放处理装置，包括：存放模块，用于获取原图像数据，并以预设放入速度将所述原图像数据放入FPGA内部缓存；图像插值数据获取模块，用于以与所述预设放入速度对应的读取速度从所述内部缓存中读取原图像数据，并根据插值算法以及读取的原图像数据，进行插值计算，获得图像插值数据；缩放后的图像数据获取模块，用于根据所述图像插值数据，获得缩放后的图像数据。上述基于FPGA的图像缩放处理方法及装置，获取原图像数据，并以预设放入速度将原图像数据放入FPGA内部缓存，以与预设放入速度对应的读取速度从内部缓存中读取原图像数据，并根据插值算法以及读取的原图像数据，进行插值计算，获得图像插值数据，根据图像插值数据，获得缩放后的图像数据。由于将原图像数据放入FPGA内部缓存中缓存，无需利用外部存储器来存储，减少硬件成本，且后续读取原图像数据时可从FPGA内部缓存中进行读取，无需再从外部存储器中读取，加快数据读取速度，从而可提高整体图像缩放效率。另外，以与预设放入速度对应的读取速度从内部缓存中读取原图像数据，即以合理地读取速度对原图像数据进行读取，可确保读取的速度避免由于读取速度太慢导致数据丢失，提高缩放处理效率。附图说明图1为一实施例的基于FPGA的图像缩放处理方法的流程图；图2为另一实施例的基于FPGA的图像缩放处理方法的流程图；图3为双线性插值原理图；图4为FPGA的组成结构示意图；图5为一实施例的基于FPGA的图像缩放处理方法装置的模块示意图；图6为另一实施例的基于FPGA的图像缩放处理方法装置的模块示意图。具体实施方式请参阅图1，提供一种实施例的基于FPGA的图像缩放处理方法，包括如下步骤：S110：获取原图像数据，并以预设放入速度将原图像数据放入FPGA内部缓存。原图像是指待处理图像，在本实施例中，是对图像进行缩放处理，也就是说原图像为待缩放图像，由于图像是由像素点组成，从而，原图像数据是指原图像像素点值，在需要对原图像进行缩放处理时，首先需要获取原图像数据，即获取原图像的像素点值。在本实施例中，通过FPGA实现图像缩放处理，为了提高FPGA处理速度，FPGA将原图像数据放入FPGA内部缓存中，无需利用外部存储器进行存储，减小成本，后续在进行读取时，直接从FPGA内部缓存中读取，无需从外部存储器中读取，提高读取速递，从而提高后续对图像缩放处理效率。另外，在缓存控制逻辑汇总，为了实现用FPGA内部缓存来缓存数据并且数据不会丢失，必须精确从FPGA内部缓存中读取数据的读取速度，速度太慢会导致数据丢失，速度太快会加大FPGA实现的难度，造成不必要的资源来那个费，从而为了后续需要以合理地读取速度读取数据，以预设放入速度将原图像数据放入FPGA内部缓存。S120：以与预设放入速度对应的读取速度从内部缓存中读取原图像数据，并根据插值算法以及读取的原图像数据，进行插值计算，获得图像插值数据。以与预设放入速度对应的读取速度进行读取原图像数据，也就是说，以合理地速度对原图像数据进行读取，既可确保数据不会丢失又可确保读取速度。在获得读取的原图像数据后，根据插值算法进行插值计算，获得图像插值数据。S130：根据图像插值数据，获得缩放后的图像数据。在对图像进行缩放时，实际上是对图像的插值处理，插值算法有多种，通过插值算法对原图像数据进行插值处理获得图像插值数据后，也就可获得对原图像数据进行缩放后的图像数据。上述基于FPGA的图像缩放处理方法，获取原图像数据，并以预设放入速度将原图像数据放入FPGA内部缓存，以与预设放入速度对应的读取速度从内部缓存中读取原图像数据，并根据插值算法以及读取的原图像数据，进行插值计算，获得图像插值数据，根据图像插值数据，获得缩放后的图像数据。由于将原图像数据放入FPGA内部缓存中缓存，无需利用外部存储器来存储，减少硬件成本，且后续读取原图像数据时可从FPGA内部缓存中进行读取，无需再从外部存储器中读取，加快数据读取速度，从而可提高整体图像缩放效率。另外，以与预设放入速度对应的读取速度从内部缓存中读取原图像数据，即以合理地读取速度对原图像数据进行读取，既可确保读取的速度避免由于读取速度太慢导致数据丢失，提高缩放处理效率，又可避免由于读取速度太快加大实现难度造成资源浪费的问题。请参阅图2，在其中一个实施例中，FPGA内部缓存包括第一内部缓存、第二内部缓存以及第三内部缓存，且第一内部缓存、第二内部缓存以及第三内部缓存分别只存储单位行图像数据。在本实施例中，获取原图像数据，并将原图像数据放入FPGA内部缓存的步骤包括：S211：获取原图像数据。以单位行为步长以及预设行顺序方向，将原图像数据的单位行图像数据放入第一内部缓存、第二内部缓存以及第三内部缓存中空闲的缓存。其中，预设行顺序方向包括从最小行至最大行的行顺序方向或从最大行至最小行的行顺序方向。具体地，在本实施例中，采用最小行至最大行的顺序方向。由于图像的大小由行和例大小共同决定，图像的最小行为图像数据的原点对应的行，最大行为图像数据的最大坐标点对应的行。比如，原图像数据大小为M*N，M行N列大小的图像，最小行即为原图像的第一行，最大行即为原图像的第M行。原图像数据包括多行图像数据，例如，M*N大小的原图像数据，其包括M行图像数据，以单位行为步长以及预设行顺序方向，将原图像数据的单位行图像数据放入第一内部缓存、第二内部缓存以及第三内部缓存中空闲的缓存，也就是实现将原图像数据按照单位行步长将单位行图像数据放入FPGA内部缓存中。在本实施例中，以与预设放入速度对应的读取速度从内部缓存中读取原图像数据，并根据插值算法对读取的原图像数据进行插值计算，获得本文档来自技高网...

【技术保护点】
一种基于FPGA的图像缩放处理方法，其特征在于，包括如下步骤：获取原图像数据，并以预设放入速度将所述原图像数据放入FPGA内部缓存；以与所述预设放入速度对应的读取速度从所述内部缓存中读取原图像数据，并根据插值算法以及读取的原图像数据，进行插值计算，获得图像插值数据；根据所述图像插值数据，获得缩放后的图像数据。

【技术特征摘要】
1.一种基于FPGA的图像缩放处理方法，其特征在于，包括如下步骤：获取原图像数据，并以预设放入速度将所述原图像数据放入FPGA内部缓存；以与所述预设放入速度对应的读取速度从所述内部缓存中读取原图像数据，并根据插值算法以及读取的原图像数据，进行插值计算，获得图像插值数据；根据所述图像插值数据，获得缩放后的图像数据。2.根据权利要求1所述的基于FPGA的图像缩放处理方法，其特征在于，所述FPGA内部缓存包括第一内部缓存、第二内部缓存以及第三内部缓存，且所述第一内部缓存、所述第二内部缓存以及所述第三内部缓存分别只存储单位行图像数据；所述获取原图像数据，并将所述原图像数据放入FPGA内部缓存的步骤包括：获取原图像数据；以单位行为步长以及预设行顺序方向，将所述原图像数据的单位行图像数据放入所述第一内部缓存、所述第二内部缓存以及所述第三内部缓存中空闲的缓存；所述以与所述预设放入速度对应的读取速度从所述内部缓存中读取原图像数据，并根据插值算法对读取的原图像数据进行插值计算，获得图像数据插值数据的步骤包括：当所述第一内部缓存、所述第二内部缓存以及所述第三内部缓存均存储有单位行图像数据时，以所述读取速度从所述FPGA内部缓存中读取存储时间较长的前两个单位行图像数据，并将存储时间最长的单位行图像数据从所述FPGA内部缓存中删除；根据所述插值算法以及读取的存储时间较长的前两个单位行图像数据，进行插值计算，获得初始图像插值数据；判断所述原图像数据是否放入完毕；若否，返回所述以单位行为步长以及预设行顺序方向，将所述原图像数据的单位行图像数据放入所述第一内部缓存、所述第二内部缓存以及所述第三内部缓存中空闲的缓存的步骤；若是，读取所述FPGA内部缓存中剩余的两个单位行图像数据，根据所述插值算法以及读取的所述FPGA内部缓存中剩余的两个单位行图像数据，进行插值计算，获得剩余图像数据插值数据，所述图像数据插值数据为所述剩余图像数据插值数据和各所述初始图像插值数据。3.根据权利要求1所述的基于FPGA的图像缩放处理方法，其特征在于，所述以与所述预设放入速度对应的读取速度从所述内部缓存中读取原图像数据之前，还包括步骤：获取所述原图像数据的初始大小以及所述原图像数据缩放后的预设目标大小，并根据所述预设放入速度、所述原图像数据的初始大小以及所述预设目标大小，获取从所述FPGA内部缓存中读取所述原图像数据的所述读取速度。4.根据权利要求1所述的基于FPGA的图像缩放处理方法，其特征在于，所述插值算法包括双线性插值算法，所述FPGA内部缓存为FPGA内部SRAM，所述第一内部缓存为第一内部SRAM、所述第二内部缓存为第二内部SRAM以及所述第三内部缓存为第三内部SRAM。5.根据权利要求1所述的基于FPGA的图像缩放处理方法，其特征在于，所述根据插值算法以及读取的原图像数据，进行插值计算，获得图像插值数据之前，还包括步骤：将每个所述读取的原图像数据的位宽调整为预设的位宽，更新所述读取的原图像数据。6.一种基于FPGA的图像缩放处理装置，其特征在于，包括：...

【专利技术属性】
技术研发人员：劳可词，夏群兵，尚庆达，廖植文，
申请(专利权)人：深圳市爱协生科技有限公司，
类型：发明
国别省市：广东,44