可在具有熔丝阵列的同一衬底上形成电阻式随机存取存储器阵列。所述随机存取存储器与所述熔丝阵列可使用同一活性材料。举例来说，所述熔丝阵列及所述存储器阵列两者均可使用硫属化物材料作为活性切换材料。主要阵列可使用若干组垂直沟槽隔离部的图案，且所述熔丝阵列可仅使用一组平行沟槽隔离部。因此，所述熔丝阵列可具有在邻近沟槽隔离部之间连续延伸的导电线。在一些实施例中，此连续线可减小穿过所述熔丝的导电路径的电阻。
【技术实现步骤摘要】
本专利技术大体来说涉及电阻式随机存取存储器(ReRAM)。
技术介绍
ReRAM依赖于可数次在较高导电状态与较低导电状态之间电切换的材料。一种类型的ReRAM相变存储器使用相变材料，即，可在大体非晶状态与大体结晶状态之间电切换的材料。在一个应用中，一种类型的相变存储器元件利用可在大体非晶局部次序与大体结晶局部次序的结构状态之间或在跨越完全非晶状态与完全结晶状态之间的整个谱的局部次序的不同可检测状态之间电切换的相变材料。可结合相变存储器阵列使用一次可编程熔丝。举例来说，可永久地编程熔丝以存储不应改变的信息。此信息可包含在制造期间设定的修整值、微码及用替换存储器元件替换有缺陷存储器元件的冗余地址，此处仅举几个实例。结合相变存储器阵列加热熔丝的最容易解决方案是永久地熔断相变存储元件。此可借助以相反极性递送到相变存储器单元的高电流脉冲来完成。由于其不同地操作，因此熔丝阵列必须包含相变存储器元件内的结构差异。特定来说，用于熔断熔丝的相反极性及高电流产生特定驱动器及布局。因此，制作复杂性可因在具有存储器阵列的同一裸片上包含熔丝阵列而增加。附图说明图1是根据本专利技术的一个实施例的主要阵列的放大透视图；图2是根据本专利技术的一个实施例的熔丝阵列的放大透视图；图3是大体沿着图1中的线3-3截取的贯穿主要阵列的横截面(沿着行或字线截取)；图4是大体沿着图1中的线4-4截取的放大横截面图；图5是根据一个实施例在图3中所示的阶段的后续阶段处的放大横截面图；图6是根据一个实施例在对应于图4的后续阶段处的放大横截面图；图7是根据一个实施例在对应于图5的后续阶段处的放大横截面图；图8是根据一个实施例在对应于图6的后续阶段处的放大横截面图；图9是根据一个实施例在图7中所示的阶段的后续阶段处的放大横截面图；图10是根据一个实施例在图8中所示的阶段的后续阶段处的放大横截面图；图11是在一个实施例中在图9中所示的阶段的后续阶段处的放大横截面图；图12是在一个实施例中在图10中所示的阶段的后续阶段处的放大横截面图；图13是根据一个实施例在图1中所示的阶段的后续阶段处的透视图；图14是根据一个实施例在图2中所示的阶段的后续阶段处的放大透视图；图15是根据一个实施例在图9中所示的阶段之后的阶段处的放大横截面图；图16是根据一个实施例在图12中所示的阶段之后的阶段处的放大横截面图17是根据一个实施例在图15中所示的阶段之后的阶段处的放大横截面图；图18是根据一个实施例在对应于图16的后续阶段处的放大横截面图；图19是根据一个实施例在图14中所示的阶段之后的阶段处的主要阵列的放大透视图；图20是根据一个实施例在图14中所示的阶段之后的阶段处的放大透视图；图21是根据一个实施例的主要阵列(在左边)及熔丝阵列(在右边)的隔离结构的放大俯视平面图；图22是展示根据一个实施例的加热器沉积的放大横截面图；图23是展示根据一个实施例的加热器蚀刻的放大横截面图；图M是根据一个实施例在早期制造阶段主要阵列处的更放大局部俯视平面图；图25是展示根据一个实施例在图M中所示的阶段的后续阶段处可经图案化以最终形成主要阵列的加热器的条带的更放大俯视平面图；图沈是根据一个实施例还展示于图25中的制造阶段处熔丝阵列的放大俯视平面图；图27是根据一个实施例在后续阶段处主要阵列的大程度上放大的透视图；图观是根据本专利技术的一些实施例的熔丝阵列的大程度上放大的透视图；且图四是本专利技术的一个实施例的示意性描绘。具体实施例方式可使用相同或大致相同的步骤在同一半导体衬底上形成主要电阻式随机存取存储器阵列(图1)及熔丝阵列(图2)。参考图1，在一个实施例中，半导体衬底70可具有P 型集电极72。在一个实施例中，在P型集电极72上方的可为N型基极或字线74。因此，在所述图中字线从左向右延续。位线向页面中延续且包含多个P型发射极80。在一个实施例中，基极触点78沿行方向分离含四个发射极的集合。因此，较深的沟槽隔离部82沿行方向延伸，而较浅的沟槽隔离部84沿位线方向延伸。尽管图1中未描绘，但较深及较浅的沟槽隔离部82及84可填充有电介质，例如二氧化硅。在一个实施例中，发射极80及基极触点78可通过借助适当掩蔽进行离子植入来形成。掩模可经打通以在适当位置处形成适当导电性类型。可使用除本文中所描述的导电性类型以外的导电性类型。在其它实施例中，可能有其它沟槽深度及定向。参考图2，在一个实施例中，熔丝阵列可具有沟槽隔离部82及84的相同布置，所述沟槽隔离部是同时地使用与用于形成图1中所示的主要阵列的对应沟槽的相同的半导体处理操作序列形成的。如同在主要阵列中，所述熔丝阵列也可包含基极触点78。然而，所述熔丝阵列可包含熔丝触点86而非发射极。在一个实施例中，基极触点78及熔丝触点86经 N+掺杂且可在同一过程步骤处形成。图3到图12及图15到18展示主要阵列的制作，其中奇数编号的图为行方向横截面且偶数编号的图为沿位线方向的横截面。在所图解说明的实施例中，主要阵列为相变存储器，但也可使用其它电阻式随机存取存储器。在图3及图4中，电介质88填充较深及较浅的沟槽82及84。可在氧化硅层92下方形成氮化硅层90。然而，也可使用其它电介质。在一个实施例中，可在硅区域78、80及86上面以及氮化硅层90下方形成硅化物外加钨柱塞94。注意可在主要阵列与熔丝阵列中使用相同柱塞。因此，在一个实施例中，尽管电介质层90与92沿行方向为连续的，但其被开槽，如在图4中沿位线方向所见。即，沟槽96可沿行方向延续，从而使得电介质层横跨每一对的两个发射极80。接着，参考图5及图6，可由用于形成加热器98的材料覆盖所述结构。举例来说， 可将氮化钛复合物用于此目的。加热器98可覆盖电介质材料及所述电介质材料之间的沟槽，如图5及图6中所示。接着，如图7及图8中所示，从电介质层90及92的顶部移除加热器98材料，使得仅保留竖立的垂直部分，如图8中98处所指示。因此，L形剩余物98沿行方向延续。如所指示，可在所得结构上方沉积氮化物材料100并接着对其进行开槽，以形成图8中所示的侧壁间隔物。接着，可由又一电介质层102覆盖图8中所示的结构，在一个实施例中，所述又一电介质层可为二氧化硅，如图9及图10中所示。移到图11，可对所述结构进行平面化以移除电介质层102的上部部分，从而形成图12中所示的平面结构。在一个实施例中，所述平面化可一直向下进行到氮化物层90。参考图13，所得加热器98可为L形且可沿行方向延续。邻近行可具有面向相反方向的L形加热器98。作为对硫属化物位线的接着发生的自对准蚀刻(在工艺流程中所述蚀刻实际上是随后发生)的结果而进一步界定加热器98，但此处展示加热器是为了图解说明在硫属化物位线蚀刻步骤之前是L形状。加热器98被定位于主要阵列中发射极80上。图14展示熔丝阵列的加热器98。在此情况下，在熔丝触点86的顶部上定位加热器98，其中相对于如图3到图12中所描述用于主要阵列中的加热器形成的步骤不具有差异。在此情况下，加热器下面不存在双极型晶体管且加热器元件的底部与基极74的经N-掺杂硅柱直接电接触。继续图15，添加一系列层，在相变存储器实施例的情况下包含硫属化物层104。硫属化物层104可为适合于形成相变存储器的任何材料，包含所谓本文档来自技高网...
【技术保护点】
１．一种方法，其包括：同时地在同一衬底上形成硫属化物存储器阵列及熔丝阵列；及仅使用所述存储器阵列所需要的步骤来形成所述熔丝阵列。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：安德烈亚·雷达埃利，阿戈斯蒂诺·皮罗瓦诺，翁贝托·M·梅奥托，乔治·塞尔瓦利，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。