存储元件制造技术

本发明专利技术提供了一种存储元件，其包括：第一电极和第二电极；第一导电型的半导体层，其设置于第一电极侧；固体电解质层，其包含可移动离子并且设置于第二电极侧；以及第二导电型的非晶态半导体层，其在第一导电型的半导体层和固体电解质层之间设置为与固体电解质层接触，并且当对第一电极和第二电极施加电压时，该非晶态半导体层可逆地变成第一导电型。本发明专利技术的存储元件功耗低且可靠性高。

【技术实现步骤摘要】

本专利技术涉及一种通过非晶态半导体层的导电型的变化而写入/擦除信息的存储元件。
技术介绍
随着诸如信息通信设备、尤其是便携式设备等个人小型设备的飞速传播，需要构成所述设备的诸如存储器和逻辑器件等元件能实现更高的性能，例如更高的集成度、 更高的速度和更低的功率。为进一步提高性能，正在积极研究与开发诸如半导体闪存或 !^eRAM(铁电随机存取存储器)等非易失性存储器。近年来，被视为有前景的非易失性存储器之一为相变存储器(例如参见 S.Hudgens 等，“Overview of Phase-Change Chalcogenide Nonvolatile Memory Technology", MRS BULLETIN, NOVEMBER 2004, p. 829) 相变存储器在两个电极之间具有硫族化物半导体层，所述电极之一连接于选择二极管或选择晶体管，并且硫族化物半导体层的一部分与所述电极之一接触。通过产生焦耳热，硫族化物半导体层在其与电极的界面中从低电阻的晶态向高电阻的非晶态或者从非晶态向晶态变化。当晶态设定为“1”且非晶态设定为“0”时，通过读取电阻状态的变化，可彼此区分“ 1 ”和“0”。对应于状态“ 1 ”的电阻值直方图和对应于状态“0”的电阻值直方图为电阻分离特性，该电阻分离特性是提高存储器性能的重要特性。用于相变存储器的非晶态硫族化物为包含硫族元素(S、Se、Te)的玻璃，并且以 Ge2Sb2I^5等为代表。玻璃和非晶态材料几乎为同义词。玻璃和非晶态材料均为固体，而不类似于液体，不具有晶体结构的长程序。这里，将不存在明确的玻璃转化点的材料定义为非晶态材料。在硫族化物半导体层中的非晶态和晶态之间的相变总是伴随着潜热，因此被归类为所谓的第一种相变。这里定义的第一种相变涉及吉布斯(Gibbs)自由能G的一阶微分 (下列表达式(1))不连续的情况。在此情况中，不连续发生在体积或焓中。在表达式(1) 中，P表示系统的压力，而T表示系统的绝对温度。第一种相变所必需的潜热等于焓的不连续，而在系统压力或温度恒定的状态下，发生吸热反应或放热反应。 (Kia ……⑴ 在基于所述第一种相变的相变存储器中，当硫族化物半导体层从晶态向非晶态变化时，输入焦耳热的几乎一半被作为潜热而吸收。换言之，在相关技术的相变存储器中，必须产生高于潜热的焦耳热，并且在原理上难以大幅降低功耗。在第一种相变中，温度必须上升超过硫族化物半导体的熔点。由于温度上升，在硫族化物半导体层周边的材料被热损伤地非常严重。而且，第一种相变伴随有与相变前后的晶态-非晶态重构相对应的约百分之几的大的体积变化，于是，由于硫族化物半导体层的热膨胀系数和电极的热膨胀系数之间的差异，发生膜剥落现象。这种温度上升和体积变化限制了重写次数及可靠性。
技术实现思路
因此，期望提供一种可实现低功耗和高可靠性的存储元件。一种根据本专利技术的实施方式的存储元件包括第一电极和第二电极；第一导电型的半导体层，其设置于第一电极侧；固体电解质层，其包含可移动离子并且设置于第二电极侧；以及第二导电型的非晶态半导体层，其在第一导电型的半导体层和固体电解质层之间设置为与固体电解质层接触，并且当对第一电极和第二电极施加电压时，该非晶态半导体层可逆地变成第一导电型。在存储元件中，当对第一电极和第二电极施加预定的电压时，可移动离子在固体电解质层和非晶态半导体层之间移动，并且非晶态半导体层的导电型变化。通过与非晶态半导体层的导电型的变化伴随的电阻值的变化，写入/擦除数据。在根据本专利技术的实施方式的存储元件中，通过施加电压，改变了非晶态半导体层的导电型。因此，电阻根据导电型的变化而变化，高电阻状态的分布向较高电阻侧偏移，低电阻状态的分布向较低电阻侧偏移，并且获得高的电阻分离特性。而且，非晶态的变化不会伴随有潜热的释放/吸收和体积变化，并且非晶态的变化由第二种相变引起，该第二种相变不需要温度上升超过非晶态半导体层的熔点。因此，降低了功耗，并且提高了可靠性。应当理解，前面的一般性描述和后面的详细描述均为示例性的，并且旨在对所要求保护的技术方案提供进一步的说明。附图说明将附图包括在内以提供对本专利技术的进一步理解，并且使附图并入并构成本申请文件的一部分。附示了实施方式，并且与本申请文件一起用于解释本技术方案的原理。图1为表示根据本专利技术的第一实施方式的存储元件的配置的横截面图。图2为表示第二种相变前后的非晶态半导体层的状态的示意图。图3为表示根据变化例1的存储元件的配置的横截面图。图4为表示根据本专利技术的第二实施方式的存储元件的配置的横截面图。图5为表示根据变化例2的存储元件的配置的横截面图。图6为表示存储器开关特性的特性图。图7为表示阈值开关特性的特性图。图8为表示S形负电阻的特性图。图9为表示雪崩击穿的阈值电压Vth膜厚度依赖性的特性图。 具体实施例方式下面，参照附图详述本专利技术的实施方式。以下列顺序进行说明。1.第一实施方式具有半导体层、非晶态半导体层和固体电解质层(solid electrolyte layer)的存储元件2.变化例1 还具有热阻挡层的存储元件3.第二实施方式在半导体层和非晶态半导体层之间具有本征半导体层的存储元件4.变化例2还具有热阻挡层的存储元件图1为根据本专利技术的第一实施方式的存储元件1的截面配置图。存储元件1依次具有底电极15(第一电极)、半导体层14、非晶态半导体层13、固体电解质层16以及顶电极 17(第二电极)。底电极15连接于对应的用于单元选择的MOS(金属氧化物半导体)晶体管Tr。MOS 晶体管Tr由源极区11a、漏极区lib和栅极12构成，源极区Ila和漏极区lib形成于半导体基板10中，栅极12隔着栅极绝缘膜12A而设置于半导体基板10上方。底电极15的一端例如连接于MOS晶体管Tr的漏极区lib。底电极15由用于半导体工艺的布线材料制成， 所述布线材料例如为W(钨)、WN(氮化钨)、TiN(氮化钛)、Cu (铜)、Al (铝)、Mo (钼)、 Ta (钽)或硅化物。底电极15的一端例如连接于半导体层14的一部分。半导体层14的导电型与后述的非晶态半导体层13的导电型相反。具体来说，当非晶态半导体层13为ρ型时，半导体层14为η型。当非晶态半导体层13为η型时，半导体层14为ρ型。非晶态半导体层13 和半导体层14因具有相反的导电型而呈现出二极管的特性。例如，可将晶体硅(Si)用于半导体层14。通过添加磷(P)、砷(As)、锑(Sb)、铋(Bi)等作为杂质，使半导体层14变成 η型半导体。当添加硼(B)、铝(Al)等作为杂质时，半导体层14变成ρ型半导体。期望使添加的杂质浓度小于或等于非晶态半导体层13中的陷阱(trap)浓度，从而使在半导体层 14和非晶态半导体层13之间形成的耗尽层的宽度变为适当值。优选地，半导体层14由含有Si (硅)、Ge (锗)、Ga (镓)元素等的具备致密晶体结构的半导体构成，从而防止半导体层14的结平面被来自固体电解质层16的可移动离子污染。当半导体层14由例如晶相半导体构成时，半导体层14与非晶态半导体层13的界面为异质结界面。因此，为形成正常的异质结，期望使半导体层14的带隙和非晶态半导体层13的带隙为尽可能接近的值。例如， 当将添加有本文档来自技高网...

【技术保护点】
１．一种存储元件，其包括：第一电极和第二电极；第一导电型的半导体层，其设置于所述第一电极侧；固体电解质层，其包含可移动离子并且设置于所述第二电极侧；以及第二导电型的非晶态半导体层，其在所述第一导电型的半导体层和所述固体电解质层之间设置为与所述固体电解质层接触，并且当对所述第一电极和所述第二电极施加电压时，该非晶态半导体层可逆地变成第一导电型。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：五十岚実，荒谷胜久，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP