使用解码器性能反馈的用于存储器器件的软数据生成的方法和装置制造方法及图纸

使用解码器性能反馈为存储器器件生成软数据的方法和装置。在存储器器件中通过如下步骤产生至少一个软数据值：从解码器获得性能反馈；基于所述性能反馈获得读取统计数据；以及基于所获得的读取统计数据产生所述至少一个软数据值。所述性能反馈包括解码的位、基于由所述解码器解码的数据的错误位的数目以及未满足的奇偶校验的数目中的一个或更多个。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及闪速存储器器件，更具体地，涉及改进的软解映射和软数据生成技术，用于减轻这些闪速存储器器件中的单元间干扰、后模式依赖性(back pattern dependency)、噪声和其他失真的影响。
技术介绍
诸如闪速存储器器件的许多存储器器件使用模拟存储器单元来存储数据。每个存储器单元存储诸如电荷或电压的模拟值，其也被称为存储值。存储值表示单元中存储的信息。在闪速存储器器件中，例如，每个模拟存储器单元典型地存储特定的电压。关于每个单元的可能的模拟值的范围典型地被分为多个阈值区，每个区对应于一个或更多个数据位值。通过写入对应于期望的一个或更多个位的额定模拟值来将数据写入模拟存储器单元。单级单元(SLC)闪速存储器器件例如，每个存储器单元存储一个位(或者两个可能的存储器状态)。另一方面，多级单元(MLC)闪速存储器器件在每个存储器单元存储两个或更多个位(即，每个单元具有四个或更多个可编程状态)。对于MLC闪速存储器器件的更详细的讨论，参见例如，在2009年3月11日提交的题为"Methods andApparatus for Storing Data in a Multi-Level Cell Flash Memory Devicewith Cross-Page Sectors, Multi-Page Coding And Per-Page Coding”的国际专利申请PCT/US09/36810号，其通过引用合并于此。在多级NAND闪速存储器器件中，例如，使用浮栅器件，其可编程阈值电压范围被分为多个区间，每个区间对应于不同的多位值。为了将给定多位值编程到存储器单元中，存储器单元中的浮栅器件的阈值电压被编程到对应于该值的阈值电压区间。存储器单元中存储的模拟值常常失真。这些失真典型地归因于例如，后模式依赖性(BPD)、噪声和单元间干扰(ICI)。对于闪速存储器器件中的失真的更详细的讨论， 参见例如，J. D. Lee 等人的"Effects ofFloating-Gate Interference on NAND FlashMemory Cell Operation, “ IEEE Electron Device Letters, 264-266 (2002 ^5^) ■ 者 Ki-Tae Park 等人的"A Zeroing Cell-to-Cell Interference Page Architecture WithTemporary LSB Storing and Parallel MSB Program Scheme for MLCNAND Flash Memories, “ IEEE J. of Solid State Circuits，Vol. 43，No. 4，919-928，(2008 年 4 月)， 它们均通过引用合并于此。已提出或建议了许多用于减轻ICI和其他干扰的影响的技术。例如，Ki-Tae Park等人描述了现有的减轻ICI的编程技术，诸如偶/奇编程、由下而上编程和多级编程。在 2009 年 6 月 30 日提交的题为"Methods and Apparatus for Soft Demapping and Intercell InterferenceMitigation in Flash Memories” 的国际专禾Ij 申请 PCT/ US09/49333公开了闪速存储器中的用于软解映射和干扰减轻的方法和装置。尽管这些现有方法有助于提高闪速存储器的解码性能，但是它们受到许多限制， 如果克服了这些限制，则可以进一步提高闪速存储器的可靠性。例如，当前的闪速存储器典型地仅向闪速控制系统提供用于解码的硬数据。然而，公知的是，软数据可以提高解码处理中的错误率性能。因此，需要使用来自闪速存储器的硬数据来估计或增强软数据并且从而提高解码性能的软数据生成技术。
技术实现思路
通常，使用解码器性能反馈为存储器器件生成软数据的方法和装置。根据本专利技术的一方面，在存储器器件中通过如下步骤产生至少一个软数据值从解码器获得性能反馈； 基于所述性能反馈获得读取统计数据；以及基于所获得的读取统计数据产生所述至少一个软数据值。所述性能反馈可以包括解码的数据、存储器器件基于由所述解码器解码的数据而分配的错误位的数目以及未满足的奇偶校验的数目中的一个或更多个。根据本专利技术的一方面，在存储器器件中通过如下步骤产生至少一个软数据值获得硬数据；解码所述硬数据；基于所解码的数据获得读取统计数据；以及基于所获得的读取统计数据产生所述至少一个软数据值。所述硬数据包括数据位、电压电平、电流水平和电阻水平中的一个或更多个。所述软数据值包括(i)用于产生一个或更多个对数似然比的软读取值；或者(ii) 一个或更多个对数似然比。可以根据耐久性、编程/擦除周期数目、读取周期数目、保持时间、温度、温度的改变、工艺角、单元间干扰影响、所述存储器器件内的位置和侵略者单元的模式中的一个或更多个来计算所述读取统计数据或所述软数据值(或者此二者)。在一个变化实施例中，为存储器阵列的一个或更多个期望位置获得所述软数据值，以及其中为所述一个或更多个期望位置确定错误位的数目。在另一个变化实施例中，为与至少一个目标单元关联的一个或更多个侵略者单元中的给定模式PATT获得所述读取统计数据；以及其中所述方法进一步包括如下步骤为一个或更多个目标单元和一个或更多个关联的侵略者单元解码硬数据；确定在所述关联的侵略者单元中具有所述给定模式PATT的错误解码的目标位的数目；以及基于错误解码的目标位的所述数目获得关于所述给定模式的所述读取统计数据。在另一个变化实施例中，所述读取统计数据包括为多个可能的值获得的非对称的读取统计数据；以及其中所述方法进一步包括如下步骤确定所述解码数据中具有第一值的错误位数目；确定所述解码数据中具有第二值的错误位数目；基于具有所述第一值的错误位数目对于所述第一值获得读取统计数据；以及基于具有所述第二值的错误位数目对于所述第二值获得读取统计数据。在各种实施例中，读取统计数据包括基于位的统计数据、基于单元和取决于模式的统计数据中的一个或更多个。所述读取统计数据还可以包括读取分布的平均值或者方差和概率中的一个或更多个。根据本专利技术的另一方面，在存储器器件中通过如下步骤产生至少一个软数据值 获得未满足的奇偶校验的数目；以及基于所述未满足的奇偶校验数目产生所述至少一个软数据值。通过参考下面的详细描述和附图，将获得本专利技术的更完整的理解以及本专利技术的另外的特征和优点。附图说明图1是传统的闪速存储器系统的示意性框图；图2图示了关于图1的示例性闪速存储器的示例性阈值电压分布；图3图示了多级单元(MLC)闪速存储器器件中的示例性闪速单元阵列的架构；图4图示了关于图2的电压分配方案的示例性两级MLC编程方案；图5A和5B共同地图示了减少强加在相邻单元上的ICI的可替选的MLC编程方案；图6更详细地图示了多级单元(MLC)闪速存储器器件中的示例性闪速单元阵列；图7图示了由于许多示例性侵略者单元而对目标单元呈现的干扰，诸如单元间干扰、后模式依赖性、噪声和其他失真；图8是根据本专利技术的并入了基于控制器的软解映射/软数据生成技术的示例性闪速存储器系统的示意性框本文档来自技高网...

【技术保护点】
１．一种用于在存储器器件中产生至少一个软数据值的方法，包括：从解码器获得性能反馈；基于所述性能反馈获得读取统计数据；以及基于所获得的读取统计数据产生所述至少一个软数据值。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：E·F·哈拉特什，
申请(专利权)人：LSI公司，
类型：发明
国别省市：US