一种改善P型NVM存储器NBTI效应的差分架构存储单元制造技术

本发明专利技术是一种改善P型NVM存储器NBTI效应的差分架构存储单元，该存储单元由P型NVM存储单元及NBTI恢复电路组成，所述P型NVM存储单元为浮栅型架构或者为基于标准CMOS工艺的逻辑结构NVM存储单元。本发明专利技术在传统P型NVM存储单元的基础上，采用差分架构，保证输入差分放大器的位线信号的匹配性，增加了存储单元的可靠性和稳定性，同时增加了恢复电路来降低P型NVM在高压工作之后的NBTI效应影响，可以有效地降低电路功耗，提高存储器整体的稳定性。所述存储单元稳定性得到明显改进，具有很重要的研究意义和广阔的市场前景。

【技术实现步骤摘要】

本专利技术涉及差分架构NVM存储器单元，具体涉及一种增加了NBTI恢复电路的差分架构P型NVM存储器单元。
技术介绍
我们一般把存储器分为两类：一种是易失性，即存储器在系统关闭后立即失去存储在其中的信息，他需要持续的电源供应以维持数据；另一种就是非易失性，它在系统关闭或者无电源状态时仍能保留数据信息。大部分存储器都属于非易失性存储器。一个传统的非易失性存储器就是一个MOS管，该管拥有一个栅极，一个源极和一个漏极。区别于其他MOS管的是，他的栅极包含两个部分：浮栅和控制栅。浮栅介于栅氧化层和极氧化层之间，极氧化层用于隔绝浮栅。控制栅与浮栅之间是栅氧化层，控制栅与外部电极相连。浮栅型非易失性存储器是通过将电荷保存在浮栅中，以改变管子的阈值电压，从而实现对数据信息的存储。但是浮栅型的非易失性存储器的制造需要采用特殊工艺，他有别于目前SoC制造过程中采用的主流的逻辑工艺，因此其开发和研制成本大大增加，设计的风险性和复杂度提高，其价格也必然高于逻辑SoC，不利于大规模的生产制造。近年来，很多公司和个人提出了很多兼顾设计非易失性存储器的特殊工艺和标准逻辑工艺的SoC解决方案。在专利US6678本文档来自技高网...

【技术保护点】
一种改善P型NVM存储器NBTI效应的差分架构存储单元，其特征在于，包括一对差分架构P型NVM存储单元、以及NBTI恢复电路，其中：所述差分架构P型NVM存储单元包括两个P型NVM存储单元，每一个P型NVM存储单元具有一个P型选择晶体管以及一个存储模块；两个P型选择晶体管分别为第一PMOS管（M1）和第二PMOS管（M4），两个存储模块分别为第一MOS管（M2）和第二MOS管（M5），所述第一PMOS管（M1）和第二PMOS管（M4）的栅极通过字线连接选通电压Vsel，第一PMOS管（M1）和第二PMOS管（M4）的源极通过源线（SL）连接一恒定电流源模块；第一MOS管（M2）和第二MOS管（...

【技术特征摘要】
1.一种改善P型NVM存储器NBTI效应的差分架构存储单元，其特征在于，包括一对差分架构P型NVM存储单元、以及NBTI恢复电路，其中：所述差分架构P型NVM存储单元包括两个P型NVM存储单元，每一个P型NVM存储单元具有一个P型选择晶体管以及一个存储模块；两个P型选择晶体管分别为第一PMOS管（M1）和第二PMOS管（M4），两个存储模块分别为第一MOS管（M2）和第二MOS管（M5），所述第一PMOS管（M1）和第二PMOS管（M4）的栅极通过字线连接选通电压Vsel，第一PMOS管（M1）和第二PMOS管（M4）的源极通过源线（SL）连接一恒定电流源模块；第一MOS管（M2）和第二MOS管（M5）的字线方向分别连接栅极控制信号CG1和CG2，第一MOS管（M2）和第二MOS管（M5）的源线方向分别连接第一PMOS管（M1）和第二PMOS管（M4）的漏极，第一MOS管（M2）和第二MOS管（M5）的位线方向连接输出差分放大模块；所述NBTI恢复电路由第三PMOS管（MM1）、第一NMOS管（MM0）、以及反向器（IV0）组成；所述第一NMOS管（MM0）的源极和衬底接地电压端GND，栅极连接使能信号端EN，漏极连接源线（SL）；所述第三PMOS管（MM1）的源极和衬底接电源端VDD，栅极连接控制信号端ENB，漏极连接选通电压Vsel；所述反向器（IV0）的输入端连接使能信号端EN，输出端连接控制信号端ENB。2.根据权利要求1所述的改善P型NVM存储器NBT...

【专利技术属性】
技术研发人员：翁宇飞，李力南，
申请(专利权)人：苏州宽温电子科技有限公司，
类型：发明
国别省市：江苏;32