能选择执行存储体的自刷新操作的动态随机存取存储器制造技术

一种能够选择性地仅针对多个存储体的一部分执行自刷新操作的动态随机存取存储器（ＤＲＡＭ），包括多个用于选择存储体存储单元字行的行译码器、用于产生在自刷新模式期间连续变化的内部地址的地址发生器、刷新存储体指定电路和存储体选择译码器。所述自刷新操作仅仅针对所选择的存储体或其中已经存储了数据的存储体执行，从而使功率损耗最小。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器件，特别是涉及一种用于执行与重新充电所存储数据的刷新操作相关的动态随机存取存储器。半导体存储器件大致上被分为动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。在SRAM中，一个单位单元是由4个构成锁存机构的晶体管构成的。除非电源被中断，否则所存储的数据是不会丢失的。因此，不需要刷新操作。但是，在DRAM中，一个单位单元是由一个晶体管和一个电容器构成的，数据被存储在所述电容器中。在半导体基片上形成的电容器不可能与周边电路完全绝缘，从而由于电流泄漏而导致存储在存储器单元中的数据被破坏。因此，需要对存储在所述存储器单元中的数据周期性地重新充电。在借助于外部施加的命令信号顺序改变内部地址的同时，执行半导体存储器件的自刷新。根据高集成、大容量半导体存储器件的最新趋势，多个存储体被安装在一个存储器芯片内。每个存储体都能够输出预定量的数据。安装在最近已经被开发出来的、包括无绳电话、数据库、结合有个人数据援助(PDA)的奔腾型计算机等系统上的DRAM，当它们仅仅使用用于存储备用模式期间系统所需数据的专用存储体时，在数据通信期间使用大量的存储体。为了构成所述PDA系统，必须使功率损耗最小。附图说明图1的框图示出了一个与传统DRAM自刷新操作相关的电路。在说明中，为了便于解释，示出了具有4个存储体101_i(i是从0到4的一个整数)的一个DRAM。在图1中，简略示出了与自刷新操作有关的部分而与所述自刷新操作无关的部分未被示出。各存储体101_i具有以列和行安排的多个存储体。行译码器103_i规定相应存储体中的行地址。列译码器105_1和105_2规定相应存储体中的列地址。刷新引入检测器107检测自刷新操作的引入以产生一个刷新指令信号PRFH。随着内部地址连续变化，内部地址发生器和计数器109自发地产生用于一自刷新操作的计数地址FRA1到FRAn。开关111在正常模式期间接收外部地址A1到An，而在刷新模式期间接收所述计数地址FRA1到FRAn，以便将这些地址作为内部地址RA1到RAn传输给行译码器103_i。所述自刷新操作是以下述方式执行的。响应外部输入的一个命令信号，所述半导体存储器件进入到自刷新模式。然后，按照预定的间隔连续增加或减少所述行地址。通过改变所述行地址连续选择一个存储单元的字行。在对应于所选择的字行的电容器中累积的电荷被一个读出放大器放大，然后被再次存储到所述电容器中。经过这样的刷新操作，所存储的数据被保持而不会丢失。在读出放大存储在所述电容器中的数据时，所述自刷新操作将耗费大量的电流。在图1所示的传统的DRAM中，所述自刷新操作是针对所有的存储体进行的。换言之，即使是数据仅仅被存储在一个特定的存储体中，也要对所有的存储体执行所述自刷新操作。另外，虽然通常存在用于每个存储体的内部电压发生器113i(i是从0到4的整数)包括反向偏压发生器或内部电源电压发生器，但是，它们都工作在刷新操作期间。如上所述，传统的DRMA针对所有的存储体进行自刷新操作，从而导致不必要的电流损耗。另外，如果进入自刷新操作模式，用于每个存储体的所有电压发生器都工作，从而进一步增加了电流的损耗。为了解决上述问题，本专利技术的一个目的是提供一种具有多个存储体的动态随机存取存储器(DRAM)，所述DRAM能够选择性地只针对部分存储体执行自刷新操作。本专利技术的另一个目的是提供一种DRAM，它能够通过控制与选择自刷新操作相关的内部电压发生部分的操作从而减少功率损耗。因此，为了实现本专利技术的第一个目的，提供了一种包括能够被单独访问的多个存储体和用于在自刷新操作期间能够针对所述多个存储体当中的一个或多个存储体选择性地执行自刷新操作的刷新控制器的动态随机存取存储器(DRAM)。根据本专利技术的另一个方面，提供了一种包括能够被单独访问的多个存储储体、与各存储体对应设置并用于向所述存储体提供内部电压的多个电压发生器以及用于在自刷新操作期间能够针对所述多个存储体当中的一个或多个存储体选择性地执行自刷新操作的刷新控制器的动态随机存取存储器(DRAM)，其中，根据是否需要针对所述存储体执行自刷新操作使能所述电压发生器。为了实现所述第二目的，提供了一种包括具有多个以列和行排列的存储单元的多个存储体的动态随机存取存储器(DRAM)，其中，在自刷新模式期间，所述DRAM能够选择性地刷新存储在每个存储体中的数据，所述DRAM包括用于选择所述存储体的存储单元的字行的行地址；用于在自刷新模式期间产生连续变化的内部地址的地址发生器；用于产生用于指定将被刷新的存储体的刷新存储体指定信号的刷新存储体指定电路；和用于指定将被所述刷新存储体指定信号刷新的一个或多个存储体并根据所述内部电压信息将刷新地址提供给与被指定的存储体对应的行地址的存储体选择译码器。根据本专利技术的DRAM，所述刷新操作仅仅针对所选择的其中存储有数据的一个或多个存储体执行，而不是象传统的DRAM那样刷新所有的存储体，因此电流的损耗最小。另外，由于只有那些与被执行刷新操作的存储体对应的内部电压发生器被驱动，从而进一步减少了电流损耗。结合附图对本专利技术最佳实施例的详细描述，本专利技术的上述目的和优点将会变得更加明显。其中图1的框图示出了与传统DRAM的刷新操作相关的电路；图2的框图示出了根据本专利技术最佳实施例能够对每个存储体选择性地执行自刷新操作的DRAM；图3详细地示出了图2所示的刷新进入检测器；图4示出了图3所示的各种信号的时序；图5的电路示出了图2所示的开关；图6的电路示出了图2所示的刷新控制器，其中，所述刷新控制信号是由外部地址产生的；图7的电路示出了图2所述刷新控制器的一个例子，其中，所述刷新控制信号是由一个控制熔丝控制的；图8示出了图2所示刷新控制器的另一种电路；图9的电路详细地示出了图2所示的译码器；图10的电路示出了图2所示存储体选择译码器，其中，所述存储体是由刷新存储体指定信号选择的；图11的电路详细地示出了图10所示的前置译码器；图12详细地示出了图10所示前置译码器的另一个电路；图13示出了图2所述存储体选择译码器的另一个电路，其中，被刷新存储体的数量可以被变化的进行控制；和图14的电路示出了图2所示的内部电压发生器。为了更好地理解本专利技术、其运行优点和目的，下面将结合附图对本专利技术的最佳实施例进行描述。在各附图中相同的标号表示相同的元件。图2的框图示出了根据本专利技术一个最佳实施例与能够针对每个存储体选择性地执行自刷新操作的DRAM的刷新操作相关的电路。参看图2，根据本专利技术一个最佳实施例的能够针对每个存储体选择性地执行自刷新操作的DRAM包括多个存储体。在本说明中，为了便于理解，借助于举例的方式描述了具有4个存储体201_i(其中，i是从1到4的一个整数)的一个DRAM。各个存储体201_i都具有以列和行排列的多个存储单元。于所述各存储体对应设置的行译码器203_i指定相应存储体中的行地址。例如，行地址203_1选择存储体201_1中的一个行地址。列译码器205_1和205_2指定相应存储体中的列地址。例如，列译码器205_1选择存储体201_1和201_2中的列地址。响应进入到所述自刷新模式，刷新进入检测器207产生刷新指令信号PRFH。换言之，如果进入到所本文档来自技高网...

【技术保护点】
一种动态随机存取存储器（ＤＲＡＭ），包括： 多个能够被单独访问的存储体；和 一个刷新控制器，用于在一个自刷新操作期间针对所述多个存储体当中的一个或多个存储体选择性地执行刷新操作。

【技术特征摘要】
KR 1999-1-12 541/99;KR 1999-12-16 58273/991.一种动态随机存取存储器(DRAM)，包括多个能够被单独访问的存储体；和一个刷新控制器，用于在一个自刷新操作期间针对所述多个存储体当中的一个或多个存储体选择性地执行刷新操作。2.根据权利要求1所述的DRAM，其特征是将被刷新的一个或多个存储体是由多个控制信号的相互结合来选择的。3.一种动态随机存取存储器(DRAM)，包括多个能够被单独访问的存储体；多个对应于各存储体设置的电压发生器，用于向所述存储体提供内部电压；和一个刷新控制器，用于在一个自刷样操作期间针对所述多个存储体当中的一个或多个存储体选择性地执行刷新操作，其中，根据是否针对所述存储体执行刷新操作来使能所述电压发生器。4.根据权利要求3所述的DRAM，其特征是利用多个控制信号的组合来指定被使能的电压发生器。5.根据权利要求3所述的DRAM，其特征是被使能的电压发生器包括至少一个反向偏压发生器和一个内部电源电压发生器。6.一种动态随机存取存储器(DRAM)，包括具有多个以列和行排列的存储单元的多个存储体，其中，所述DRAM在自刷新模式下能够选择性地对存储在每个存储体中的数据进行刷新，所述DRAM包括多个行译码器，用于选择所述存储体的存储单元的字行；一个地址发生器，用于在自刷新模式期间产生连续变化的内部地址；一个刷新存储体指定电路，用于产生用于指定将被刷新的一个存储体的刷新存储体指定信号；和一个存储体选择译码器，用于根据所述内部地址的信息...

【专利技术属性】
技术研发人员：崔钟贤，徐东一，罗钟植，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]