降低存储器在自我刷新模式中的电流的方法技术

本发明专利技术是揭露一种降低一存储器在自我刷新模式中的电流的方法，该存储器包含有一字元线驱动电路，该字元线驱动电路包含有一晶体管，该晶体管包含有一控制端、一第一端耦接于一字元线与一第二端，该方法包含有：在该存储器进入该自我刷新模式之后：于一自我刷新操作时段中，控制该控制端与该第二端之间的电压差对应于一第一数值；以及于一非自我刷新操作时段中，控制该控制端与该第二端之间的电压差对应于小于该第一数值的一第二数值。

【技术实现步骤摘要】

本专利技术是有关于，尤指一种用以降低动态随机存取存储器(DRAM)在自我刷新模式中的电流的方法。
技术介绍
请参考图1,图1所绘示的是为动态随机存取存储器中(未显示)的局部字 元线驱动电路100的示意图，如图1所示，局部字元线驱动电路100包含有晶 体管P2、 N3、 N4,其中Vpp、 Vlow与Vr均为电压源，并且局部字元线驱动电 路100是耦接于一字元线WL。在现有技术中，电压源Vpp的初始电压准位为3 伏特，电压源Vlow的初始电压准位为-0.6伏特，电压源Vr的初始电压准位为 1.8伏特。在该动态随机存取存储器进入一自我刷新模式之后，晶体管P2的栅极与漏 极之间的电压差仍然会一直维持在3.6伏特，亦即电压源Vpp的电压准位会一 直维持在3伏特，并且电压源Vlow的电压准位会一直维持在-0.6伏特，因此在 现有技术中会有栅极诱发的漏极漏电流(gate induced drain leakage, GIDL )以 致自我刷新电流过大的问题。
技术实现思路
有鉴于此，本专利技术的目的的一在于提供一种可以降低一存储器在一自我刷 新模式中的电流的方法，以解决上述的问题。本专利技术提出了一种降低一存储器在一自我刷新模式中的电流的方法，该存 储器包含有一字元线驱动电路(word line driver)，该字元线驱动电路包含有一 晶体管，该晶体管包含有一控制端、 一第一端耦接一字元线与一第二端，该方 法包含有在该存储器进入该自我刷新模式之后于一自我刷新操作时段中， 控制该控制端与该第二端之间的电压差对应于一第一数值；以及于一非自我刷 新操作时段中，控制该控制端与该第二端之间的电压差对应于小于该第一数值的一第二数值。本专利技术的有益效果在于通过让该动态随机存取存储器在进入该自我刷新 模式之后，可以于非自我刷新操作的时段中将局部字元线驱动电路100中的晶 体管P2的栅极与漏极之间的电压差变小，可以大幅地减少栅极诱发的漏极漏电 流(gate induced drain leakage, GIDL )，进而降4氐该动态随才几存取存储器的自 我刷新电流量。附图说明图1所绘示的为一动态随机存取存储器中(未显示)的局部字元线驱动电 路100的示意图2所绘示的为依据本专利技术的第一实施例的一种降低该动态随机存取存储 器在该自我刷新模式中的电流的方法的示意图3所绘示的为依据本专利技术的第二实施例的一种降低该动态随机存取存储 器在该自我刷新模式中的电流的方法的示意图4所绘示的为依据本专利技术的第三实施例的一种降低该动态随机存取存储 器在该自我刷新模式中的电流的方法的示意图。附图标记说明100-局部字元线驱动电路；P2、 N3、 N4-晶体管。具体实施例方式本专利技术是有关于可以降低动态随机存取存储器(DRAM)在自我刷新模式 中的电流的方法，而本说明书将会描述一些关于应用本专利技术的方法的实施例， 但在相关
中具有通常知识者应该了解到本专利技术可以应用于各种类型的 存储器中，并不局限于以下的说明中所提供的特定实施例或是实现这些特定实 施例的技术特征的特定方法。一般而言，本专利技术方法可以应用于任何种类的存储器，在本说明书中是揭 露一种应用于动态随机存取存储器中的方法，但这只是用于举例说明，本专利技术 的范围不限于此，此外，在不影响本专利技术技术揭露的状况下，在本说明书中将 利用包含有一局部字元线驱动电路(local word line driver)的一动态随才几存取存 储器作为一个例子来说明本专利技术方法的操作原理。请再参考图1,图1所绘示的是为一动态随机存取存储器中(未显示)的局 部字元线驱动电路100的示意图，如图1所示，局部字元线驱动电路100包含有晶体管P2、 N3、 N4，其中Vpp、 VIow与Vr均为电压源，在本实施例中，电 压源Vpp的初始电压准位为3伏特，电压源Vlow的初始电压准位为-0.6伏特， 以及电压源Vr的初始电压准位为1.8伏特。在该动态随机存取存储器进入一自我刷新模式之后，本专利技术的方法会在一 自我刷新操作的时段中，控制晶体管P2的栅极(控制端)与漏极之间的电压差 对应于一第一数值，例如3.6伏特，亦即使电压源Vpp的电压准位维持在3伏 特，并且使电压源Vlow的电压准位维持在-0.6伏特；以及在一非自我刷新操作 时段中，控制晶体管P2的栅极与漏极之间的电压差为对应于小于第一数值的一 第二数值，例如3.3伏特，亦即使电压源Vpp与电压源Vlow之间的电压差从 3.6伏特降低为3.3伏特。请参考图2，图2所绘示的是为依据本专利技术的一第一实施例的一种降低该动 态随机存取存储器在该自我刷新模式中的电流的方法的示意图，如图2所示， 在该动态随机存取存储器进入该自我刷新模式之后，本专利技术第 一 实施例的方法 会在非自我刷新操作的时段中，逐渐降低电压源Vpp的电压准位到2.8伏特， 以及逐渐提高电压源Vlow的电压准位到-0.5伏特，然而，在此请注意，以上所 述的实施例仅为举例说明，并非本专利技术的限制条件。请参考图3，图3所绘示的为依据本专利技术的一第二实施例的一种降低该动态 随机存取存储器在该自我刷新模式中的电流的方法的示意图，如图3所示，在 该动态随机存取存储器进入该自我刷新模式之后，本专利技术第二实施例的方法会 在非自我刷新操作的时段中，逐渐降低电压源Vpp的电压准位到2.7伏特，以 及使电压源Vlow的电压准位维持在-0.6伏特，然而，在此请注意，以上所述的 实施例仅为举例说明，并非本专利技术的限制条件。请参考图4,图4所绘示的是为依据本专利技术的一第三实施例的一种降低该动 态随机存取存储器在该自我刷新模式中的电流的方法的示意图，如图4所示， 在该动态随机存取存储器进入该自我刷新模式之后，本专利技术第三实施例的方法 会在非自我刷新操作的时段中，使电压源Vpp的电压准位维持在3伏特，以及 逐渐提高电压源Vlow的电压准位到-0.3伏特，然而，在此请注意，以上所述的 实施例仅为举例说明，并非本专利技术的限制条件。综上所述，由于本专利技术所揭露的方法让该动态随机存取存储器在进入该自 我刷新模式之后，可以于非自我刷新操作的时段中将局部字元线驱动电路100 中的晶体管P2的栅极与漏极之间的电压差变小，因此可以大幅地减少栅极诱发的漏极漏电流(gate induced drain leakage, GIDL ),所以可以降低该动态随机 存取存储器的自我刷新电流量。以上对本专利技术的描述是说明性的，而非限制性的，本专业技术人员理解， 在权利要求限定的精神与范围之内可对其进行许多修改、变化或等效，但是它 们都将落入本专利技术的保护范围内。本文档来自技高网...

【技术保护点】
一种降低存储器在自我刷新模式中的电流的方法，该存储器包含有一字元线驱动电路，该字元线驱动电路包含有一晶体管，该晶体管包含有一控制端、一第一端以及一耦接于一字元线的第二端，该方法包括以下步骤：　在该存储器进入该自我刷新模式之后：　在自我刷新操作时段中，控制该控制端与该第二端之间的电压差对应于一第一数值；以及　于一非自我刷新操作时段中，控制该控制端与该第二端之间的电压差对应于小于该第一数值的一第二数值。

【技术特征摘要】
1. 一种降低存储器在自我刷新模式中的电流的方法，该存储器包含有一字元线驱动电路，该字元线驱动电路包含有一晶体管，该晶体管包含有一控制端、一第一端以及一耦接于一字元线的第二端，该方法包括以下步骤:在该存储器进入该自我刷新模式之后:在自我刷新操作时段中，控制该控制端与该第二端之间的电压差对应于一第一数值；以及于一非自我刷新操作时段中，控制该控制端与该第二端之间的电压差对应于小于该第一数值的一第二数值。2. 根据权利要求1所述的方法，其特征在于，控制该控制端与该第二端之 间的电压差对应于小于该第一数值...

【专利技术属性】
技术研发人员：袁德铭，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]