具有低消耗电流的内存和降低内存消耗电流的方法技术

本发明专利技术公开了一种具有低消耗电流的内存和降低内存消耗电流的方法，其中所述内存包括一控制器和多个记忆区块，且所述多个记忆区块中的每一个记忆区块包括多个记忆区段。所述方法包括所述控制器致能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令；所述第一记忆区块的一记忆区段内对应所述第一列地址的一字符开关根据所述激活指令开启；所述控制器致能对应所述记忆区段的地址的一存取指令；对应所述记忆区段的多个位开关根据所述存取指令开启；在所述存取指令去能后，所述控制器致能对应随后记忆区段的地址和所述第一记忆区块的地址的一预充电指令。相较于现有技术，本发明专利技术所公开的方法和内存可降低消耗电流。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种，其中所述内存包括一控制器和多个记忆区块，且所述多个记忆区块中的每一个记忆区块包括多个记忆区段。所述方法包括所述控制器致能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令；所述第一记忆区块的一记忆区段内对应所述第一列地址的一字符开关根据所述激活指令开启；所述控制器致能对应所述记忆区段的地址的一存取指令；对应所述记忆区段的多个位开关根据所述存取指令开启；在所述存取指令去能后，所述控制器致能对应随后记忆区段的地址和所述第一记忆区块的地址的一预充电指令。相较于现有技术，本专利技术所公开的方法和内存可降低消耗电流。【专利说明】
本专利技术是涉及一种内存和记忆体操作的方法，尤其涉及一种。
技术介绍
在现有技术中，当耦接于内存的应用单元欲存取内存内一记忆区块内的一预定记忆区段的数据时，控制器会先致能对应记忆区块内一预定列地址的激活(active)指令，然后再致能一存取指令。因此，记忆区块内所有记忆区段对应预定列地址的多个字符开关皆会根据激活指令开启，以及记忆区块内对应所有记忆区段的多个位开关和感测放大器组皆会根据存取指令开启。虽然应用单元仅存取记忆区块内的预定记忆区段的数据，但是记忆区块内所有记忆区段对应预定列地址的多个字符开关，以及记忆区块内对应所有记忆区段的多个位开关和感测放大器组皆会开启，导致内存增加许多不必要的消耗电流。
技术实现思路
本专利技术的一实施例公开一种降低内存消耗电流的方法，其中所述内存包括一控制器、多个记忆区块和多个缓存器，且所述多个记忆区块中的每一记忆区块包括多个记忆区段，且对应所述多个缓存器中的一缓存器。所述方法包括所述控制器致能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令；所述第一记忆区块的一记忆区段内对应所述第一列地址的一字符开关根据所述激活指令开启；所述控制器致能对应所述记忆区段的地址的一存取指令；对应所述记忆区段的多个位开关根据所述存取指令开启；在所述存取指令去能后，所述控制器致能对应一随后记忆区段的地址和所述第一记忆区块的地址的一预充电(precharge)指令。 本专利技术的另一实施例公开一种具有低消耗电流的内存。所述内存包括多个记忆区块和一控制器。所述多个记忆区块中的每一记忆区块包括多个记忆区段。所述控制器是用以致能和去能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令，对应所述第一记忆区块的一记忆区段的地址的一存取指令，以及对应一随后记忆区段的地址和所述第一记忆区块的地址的一预充电指令。当所述激活指令致能时，所述记忆区段内对应所述第一列地址的字符开关根据所述激活指令开启，以及当所述存取指令致能时，对应所述记忆区段的多个位开关根据所述存取指令开启。 本专利技术的另一实施例公开一种具有低消耗电流的内存。所述内存包括N个记忆区块和一控制器。所述N个记忆区块中的每一记忆区块包括多个记忆区段，其中N大于I。所述控制器是用以产生对应一第一记忆区块的地址和一随后第η记忆区块的一第m记忆区段的地址的一预充电指令，其中η介于I和N之间，以及m大于I。所述第η记忆区块的所述第m记忆区段的地址存入一缓存器内。 本专利技术所公开的降低内存消耗电流的方法和具有低消耗电流的内存是当耦接于所述内存的一应用单元欲存取所述内存内一预定记忆区块的一预定记忆区段的数据时，一控制器在产生一激活指令和一存取指令之前已先致能对应所述预定记忆区段的地址和所述预定记忆区块的地址的一预充电指令。如此，因为在所述控制器产生所述激活指令和所述存取指令后，所述预定记忆区块内仅有对应所述预定记忆区段的字符线的字符开关、多个位开关与感测放大器组开启，所以相较于现有技术本专利技术所公开的方法和内存可降低消耗电流。 【专利附图】【附图说明】 图1是本专利技术的第一实施例说明一种具有低消耗电流的内存的示意图。 图2是本专利技术的第二实施例说明一种降低内存消耗电流的方法的流程图。 其中，附图标记说明如下: 100内存 102控制器 Bl-BL记忆区块 B11-B14、B21、B22、B23记忆区段 BS0-BS63位开关 BL0_1-BL0_63位线 SALl、SARl感测放大器组 WL0_1-WLN_1字符线 WLDRVl字符线驱动单元 200-212步骤 【具体实施方式】 请参照图1，图1是本专利技术的第一实施例说明一种具有低消耗电流的内存100的示意图。如图1所示，内存100包括L个记忆区块Bl-BL和一控制器102，其中L是一正整数，且L个记忆区块Bl-BL中的每一记忆区块包括多个记忆区段(segment)。例如，记忆区块BI包括4个记忆区段B11-B14。但本专利技术并不受限于记忆区块BI包括4个记忆区段B11-B14。如图1所示，记忆区段Bll对应N条字符线WL0_1_WLN_1、感测放大器组SAL1、SARl和64个位开关BS0-BS63，其中N是一正整数，64个位开关BS0-BS63的每一位开关耦接位线BL0_1-BL0_63中的一相对应位线，N条字符线WL0_1_WLN_1耦接于一字符线驱动单元WLDRVl，感测放大器组SALl、SARl耦接于位线BL0_1_BL0_63和64个位开关BS0-BS63，且感测放大器组SALl、SARl分别具有对应64个位开关BS0-BS63的64个感测放大器。但本专利技术并不受限于记忆区段BI I对应64个位开关BS0-BS63，也就是说记忆区段BI I可对应多个位开关。另外，记忆区段B12-B14中的每一记忆区段皆和记忆区段Bll相同，在此不再赘述。 当耦接于内存100的一应用单元(未绘示于图1)欲存取记忆区块BI内记忆区段Bll的数据时，控制器102先致能对应记忆区块BI的地址和一第一列地址(对应字符线WLN_1)的激活(active)指令，然后在控制器102致能激活指令后，对应第一列地址的一字符开关(对应字符线WLN_1)即可根据激活指令开启。在控制器102致能激活指令后，控制器102致能对应记忆区块BI的地址和记忆区段Bll的地址的一存取指令，然后在控制器102致能存取指令后，对应记忆区段Bll的64个位开关BS0-BS63即可根据存取指令开启，其中存取指令是一读取/写入指令。当对应记忆区段Bll的64个位开关BS0-BS63根据存取指令开启时，耦接于内存100的应用单元即可通过对应记忆区段Bll的感测放大器组SAL1、SARl存取记忆区段Bll内对应第一列地址(对应字符线WLN_1)与64个位开关BS0-BS63的数据。因此，因为当耦接于内存100的应用单元欲存取记忆区块BI内记忆区段Bll的数据时，记忆区块BI内仅有对应字符线WLN_1的字符开关、64个位开关BS0-BS63与感测放大器组SALl、SARl开启，所以当内存100被存取数据时，内存100可降低消耗电流。 另外，在控制器102去能存取指令后，控制器102可致能对应一随后记忆区段的地址和记忆区块BI的地址的一预充电(precharge)指令，其中随后记忆区段的地址是对应内存100内的第二记忆区块，第二记忆区块是不同于记忆区块BI，且对应第二记忆区块的一缓存器可储存对应随后记忆区段的地址和第二本文档来自技高网...

【技术保护点】
一种降低内存消耗电流的方法，其中所述内存包括一控制器、多个记忆区块和多个缓存器，且所述多个记忆区块中的每一个记忆区块包括多个记忆区段，且对应所述多个缓存器中的一缓存器，所述方法包括：所述控制器致能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令；所述方法的特征在于还包括：所述第一记忆区块的一记忆区段内对应所述第一列地址的一字符开关根据所述激活指令开启；所述控制器致能对应所述记忆区段的地址的一存取指令；对应所述记忆区段的多个位开关根据所述存取指令开启；及在所述存取指令去能后，所述控制器致能对应一随后记忆区段的地址和所述第一记忆区块的地址的一预充电指令。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：夏浚，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：中国台湾;71