【技术实现步骤摘要】
存储单元结构
[0001]本专利技术涉及一种存储单元结构，尤其涉及一种具有更致密的结构，较小的面积，较低的漏电流，较高的电容值等优点的存储单元结构。
技术介绍
[0002]在现有技术中，最重要的易失性存储器(volatile
‑
memory)集成电路之一是使用1T1C存储单元的动态随机存取存储器(Dynamic Random Access Memory,DRAM)。所述动态随机存取存储器不仅提供了最佳的性价比功能并作为计算和通信应用程序的主存储器和/或缓冲存储器，也可作为用以从通过缩小硅片上的最小特征尺寸(从几微米到二十纳米(nm)左右)微缩制造工艺技术以维持摩尔定律的最佳驱动力。近来持续使用嵌入式静态随机存取存储器(Static Random Access Memory,SRAM)作为其微缩制造工艺驱动力的逻辑技术声称获得接近5纳米的制造工艺的最先进的技术节点。相较之下，所述动态随机存取存储器所声称的最佳技术节点仍在10至12纳米以上，其主要问题在于即使通过非常激进的设计规则也很难进一步微缩所述1T1C存...
【技术保护点】
【技术特征摘要】
1.一种存储单元结构，其特征在于包含：一硅基板，具有一硅表面；一晶体管，耦接所述硅表面，其中所述晶体管包含一栅极结构，一第一导通区，以及一第二导通区；及一电容，具有一存储电极，其中所述电容位在所述晶体管上方以及所述存储电极电耦接所述晶体管的第二导通区；其中所述电容包含一电容周边，以及所述晶体管是位在所述电容周边之内。2.如权利要求1所述的存储单元结构，其特征在于所述存储电极包含一周边，且所述晶体管是位在所述周边之内。3.如权利要求2所述的存储单元结构，其特征在于所述电容另包含一个对电极，且所述对电极覆盖所述晶体管。4.如权利要求1所述的存储单元结构，其特征在于另包含一位线，其中所述位线电耦接所述晶体管的第一导通区，以及所述位线位于所述硅表面下方。5.如权利要求1所述的存储单元结构，其特征在于另包含一位线，其中所述位线通过一桥接触电耦接所述晶体管的第一导通区，所述桥接触位于所述硅表面下方，所述桥接触的第一侧壁与所述位线的边缘对齐，所述桥接触包含一上半部和一下半部，所述桥接触的上半部毗邻所述硅基板，以及所述桥接触的下半部通过一第一隔离层与所述硅基板隔离。6.如权利要求1所述的存储单元结构，其特征在于所述电容包含一第一突出区，一第二突出区，和一连接区，其中所述连接区位于所述晶体管的栅极结构上方且连接所述第一突出区和所述第二突出区，以及所述第一突出区和所述第二突出区局限所述晶体管。7.如权利要求6所述的存储单元结构，其特征在于所述晶体管另包含一第一间隔层和一第二间隔层，所述第一间隔层覆盖所述栅极结构的第一侧壁以及位于所述硅表面上方，且所述第二间隔层覆盖栅极结构的第二侧壁以及位于所述硅表面上方，其中所述电容的第二突出区从所述硅表面向上沿伸以及毗邻所述第二间隔层，以及所述电容的第一突出区毗邻所述第一间隔层且从所述硅表面上方的一隔离区向上沿伸。8.一种存储单元结构，其特征在于包含：一硅基板，具有一硅表面；一晶体管，耦接所述硅表面，其中所述晶体管包含一栅极结构，一第一导通区，以及一第二导通区；及一电容，电耦接所述晶体管的第二导通区，其中所述电容完全覆盖所述晶体管。9.如权利要求8所述的存储单元结构，其特征在于所述电容包含一存储电极，以及所述存储电极包含一第一突出区，一第二突出区，和一连接区，其中所述连接区垂直堆栈于所述晶体管的顶部上方且连接所述第一突出区和所述第二突出区，以及所述第二突出区连接所述晶体管的第二导通区。10.如权利要求9所述的存储单元结构，其特征在于所述第一突出区和所述第二突出区钳住所述晶体管。11.如权利要求9所述的存储单元结构，其特征在于另包含一个对电极，多个第一晶体管，以及多个第一存储电极，其中所述多个第一存储电极分别对应所述多个第一晶体管，所述对电极覆盖所述多个第一晶体管和所述多个第一存储电极，以及所述对电极耦接一第一
电压源。12.如权利要求9所述的存储单元结构，其特征在于另包含一位线，其中所述位线电耦接所述晶体管的第一导通区，所述位线位于所述硅表面下方，以及所述位线通过一桥接触电耦接所述晶体管的第一导通区。13.如权利要求12所述的存储单元结构，其特征在于所述桥接触位于所述硅表面下方，以及所述桥接触的第一侧壁与所述位线的边缘对齐。14.如权利要求13所述的...
【专利技术属性】
技术研发人员：卢超群，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。