本发明公开了一种收集与分析数据的系统与相关的装置，所述系统包括一输入单元和一集成电路。所述输入单元用于接收具有一原始特征的一原始数据串。所述集成电路耦接到所述输入单元，用于接收所述原始数据串，对所述原始数据串施加一第一噪声步骤以产生具有...

本发明公开了一种统一集成电路(IC)系统。所述集成电路系统包含一基底动态随机存取存储(DRAM)芯片和一逻辑芯片。所述DRAM芯片包含多个DRAM单元以及一DRAM桥接区域，所述DRAM桥接区域包含所述DRAM芯片的部分或全部的外围电路...

一种错误校正方法包括：该解码器决定是否一输入模拟码处于一禁止状态；当该输入模拟码处于该禁止状态时，该解码器设定一数字二进位码为一第一既定码，并从该解码器输入该数字二进位码至该错误码校正引擎；该错误码校正引擎决定该数字二进位码是否具多个错...

本申请提供一种内存模块，包含基板、第一内存单元以及第二内存单元。在第一内存单元的第一面上具有第一线路重布层。在第二内存单元的第二面上具有第二线路重布层。其中第二内存单元的第二面被翻转并经由多个微凸块被链接至第一内存单元的第一面，基板经由...

本发明系有关于具有强化存取暨回复架构的动态随机存取存储器。动态随机存取存储器包含动态随机存取存储器单元，动态随机存取存储器单元具有存取晶体管与储存电容，字节线耦接至存取晶体管的闸极端。在字节线被选择以开启存取晶体管与字节线未被选择以关闭...

本发明公开了一种存储系统。存储系统包括存储器、控制器、和物理层。存储器包含数据总线与单一接脚的STB选通器，存储器利用数据总线接收并行命令，并利用STB选通器接收串行命令。物理层将控制器发出的STB输入数据转换成串行命令，并经由STB选...

本发明公开了一种存储单元结构。所述存储单元结构包含一硅基板，一晶体管，和一电容。所述硅基板具有一硅表面。所述晶体管耦接所述硅表面，其中所述晶体管包含一栅极结构，一第一导通区，以及一第二导通区。所述电容具有一存储电极，其中所述电容位在所述...

本发明公开了一种存储单元结构。所述存储单元结构包含一硅基板，一晶体管，一位线，和一电容。所述硅基板具有一硅表面。所述晶体管耦接所述硅表面，其中所述晶体管包含一栅极结构、一第一导通区以及一第二导通区。所述位线电耦接所述晶体管的第一导通区以...

本发明公开了一种晶体管结构和用以形成反相器的晶体管。所述晶体管结构包含一半导体基板，一栅极结构，一通道区，和一第一导电区。所述半导体基板具有一半导体表面。所述通道区包含一第一端和一第二端。所述第一导电区电耦接所述通道区的第一端，和所述第...

本发明公开了一种存储控制器、存储器和存储系统。所述存储控制器包含命令处理器。当所述存储控制器执行一访问命令时，所述命令处理器在产生一激活命令至所述存储器以及产生一读取或写入命令至所述存储器之间产生一列地址信息至所述存储器。所述命令处理器...

本发明公开了一种半导体装置结构。所述半导体装置结构包含一硅基底，一晶体管，以及一互连结构。所述硅基底具有一硅表面。所述晶体管包含一栅极结构，一第一导通区，一第二导通区，以及位于所述硅表面之下的一通道。所述互连结构延伸到所述晶体管之外且耦...

本发明公开了一种存储控制器、存储器和存储系统。所述存储控制器包含命令处理器。当所述存储控制器执行访问命令时，所述命令处理器在发出激活命令至所述存储器之前产生一行地址信息至所述存储器。所述命令处理器基于所述访问命令发出所述行地址信息和所述...

本发明公开了一种存储芯片、存储控制器和存储系统。所述存储芯片包含一存储区块，一输入/输出数据总线，和多个第一感测放大器。所述多个第一感测放大器是用以并行输出多个第一数据。所述输入/输出数据总线的宽度等于所述多个第一感测放大器所并行输出的...

本发明公开了一种具有低漏电流的晶体管及其制造方法。所述晶体管包含一基板，一栅极，多个间隔层，多个衬垫介电层，一源极，和一漏极。所述栅极具有一第一介电常数。所述多个间隔层具有一第二介电常数。所述多个衬垫介电层具有一第三介电常数。所述源极和...

本发明公开了一种晶体管结构。所述晶体管结构包含一栅极、一间隔层、一通道区、一第一凹槽、以及一第一导电区。所述栅极位于一硅表面上方。所述间隔层位于所述硅表面上方且至少覆盖所述栅极的一侧壁。所述通道区位于所述硅表面下方。所述第一导电区至少部...

本发明公开了一种动态随机存取存储单元。所述动态随机存取存储单元包含一晶体管、一凹槽、一隔离层以及一电容。所述凹槽形成于一硅表面下。所述隔离层设置于所述凹槽内，其中所述隔离层包含一第一部分与一第二部分，所述第一部分覆盖所述凹槽的一第一侧壁...

本发明公开了一种动态随机存取存储器。所述动态随机存取存储器包含一动态随机存取存储器单元和一字线。所述动态随机存取存储器单元包含一存取晶体管和一储存电容，及所述字线耦接于所述存取晶体管的栅极。在所述字线被选择以开启所述存取晶体管以及不被选...

一统一集成电路(IC)系统包含一基底动态随机存取存储(DRAM)芯片和一逻辑芯片。所述DRAM芯片包含多个DRAM单元以及一DRAM桥接区域，所述DRAM桥接区域包含所述DRAM芯片的部分或全部的外围电路，其中每一DRAM单元包含一第一...

本发明公开了一种动态随机存取存储器。所述动态随机存取存储器包含一动态随机存取存储器单元和一存取晶体管，其中所述存取晶体管包含一栅极。完整的存取周期包含一存取操作期间和在所述存取操作期间后的一恢复期间，及当所述完整的存取周期开始时，所述存...

本发明公开了一种晶体管结构。所述晶体管结构包含一栅极、一通道区、一漏极和一源极。所述栅极位于一第一硅材料的一硅表面上；所述通道区位于所述硅表面下且包含一第一端和一第二端。所述漏极和所述源极独立于所述第一硅材料且不是由所述第一硅材料所衍生...