动态随机存取存储单元与其相关的工艺制造技术

本发明专利技术公开了一种动态随机存取存储单元。所述动态随机存取存储单元包含一晶体管、一凹槽、一隔离层以及一电容。所述凹槽形成于一硅表面下。所述隔离层设置于所述凹槽内，其中所述隔离层包含一第一部分与一第二部分，所述第一部分覆盖所述凹槽的一第一侧壁且由所述凹槽的一底部表面向上延伸，以及所述第二部分覆盖所述底部表面。所述电容耦接于所述晶体管，其中所述电容由所述隔离层的第二部分向上延伸至高于所述硅表面的一预定位置。本发明专利技术相较于现有技术，可以提供一种高效的动态随机存取存储器单元，且可紧密且优化地同步所述动态随机存取存储单元。

【技术实现步骤摘要】
动态随机存取存储单元与其相关的工艺
本专利技术涉及一种动态随机存取存储单元与其相关的工艺，尤其涉及一种具有平行自我对准的三端的晶体管和低漏电流的电容的动态随机存取存储单元与其相关的工艺。
技术介绍
为了制造一微电子系统，一逻辑(或系统单芯片(SystemonChip,SOC))功能和一存储(例如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、与非门快闪存储器/或非门快闪存储器等)功能需要互相结合以在一单硅裸芯片上或离散芯片的组合上完成有率的的执行。所述微电子系统面临的最艰难挑战之一在于如何在逻辑电路和动态随机存取存储器之间传送巨量的数据。也就是说，所述逻辑电路和所述动态随机存取存储器之间会具有一DRAM墙(DRAMWall)，代表所述动态随机存取存储器提供的数据传输率无法跟上所述逻辑电路要求的带宽。一困难点在于随着工艺的进步，所述逻辑电路内的晶体管与互连系统的微缩比起所述动态随机存取存储器的微缩要快上许多。例如，所述逻辑电路的晶体管每一代的工艺节点正由7纳米工艺迈向5纳米工艺，但同时所述动态随机存取存储器的工艺节点却缓慢许多，仅由20纳米工艺迈向15纳米工艺。因此，许多的问题(例如所述微电子系统会具有过多的接口、功率、散热、以及噪声)正急遽地增加，且缺乏对应的解决方案。因此，需要提供一种高效的动态随机存取存储器单元，其可紧密且优化地同步所述逻辑电路和所述动态随机存取存储器单元。
技术实现思路
本专利技术创造了高效的动态随机存取存储单元，其加速并使一动态随机存取存储器在一逻辑电路与所述动态随机存取存储器数据转移路径更简易及快速，就如同遵循摩尔定律的逻辑科技中的数据转移路径。另外，本专利技术也减少了所述逻辑电路和所述动态随机存取存储器之间的数据转移的成本。本专利技术的一实施例提供一种动态随机存取存储单元。所述动态随机存取存储单元包含由一硅表面向上延伸和向下延伸的一第一导通区；位于所述硅表面上，且由所述硅表面向上延伸的一栅极；由所述硅表面向上延伸和向下延伸的一第二导通区；位于所述栅极下方并接触所述第一导通区和所述第二导通区的一通道区；形成于一硅表面下的一凹槽；设置于所述凹槽内的一隔离层；以及耦接于所述晶体管的一电容。所述隔离层包含一第一部分与一第二部分，所述第一部分覆盖所述凹槽的一第一侧壁且由所述凹槽的一底部表面向上延伸，以及所述第二部分覆盖所述底部表面。所述电容由所述隔离层的第二部分向上延伸至高于所述硅表面的一预定位置。所述第一导通区的向上延伸方向、所述栅极的向上延伸方向、和所述第二导通区的向上延伸方向垂直于所述硅表面。根据本专利技术的另一实施例，所述电容包含具有一连接部分与一直立部分的一第一电极；包含一第三部分和一第四部分的一绝缘层；和由所述绝缘层的第四部分向上延伸的一第二电极。所述连接部分接触所述第二导通区，以及所述直立部分是由所述隔离层的第二部分向上延伸。所述第三部分由所述隔离层的第二部分向上延伸，以及所述第四部分覆盖所述隔离层的第二部分。其中所述绝缘层设置于所述第一电极与所述第二电极之间，以及所述第一电极的直立部分的向上延伸方向、所述绝缘层的第三部分的向上延伸方向、以及所述第二电极的向上延伸方向垂直于所述硅表面。另外，所述动态随机存取存储单元另包含位于所述第一电极的直立部分与所述隔离层的第一部分之间的一隔离层，其中所述隔离层的上表面低于所述第二导通区的上表面，以及所述第一电极的连接部分覆盖所述隔离层的上表面。根据本专利技术的另一实施例，所述绝缘层另包含接触所述第一电极的连接部分的一第五部分，其中所述绝缘层的第五部分的上表面、所述第一电极的连接部分的上表面、以及所述第二电极的上表面不低于所述栅极的上表面。另外，所述绝缘层的第五部分的上表面、所述第一电极的连接部分的上表面、以及所述第二电极的上表面对齐一水平面。根据本专利技术的另一实施例，所述第一导通区的上表面以及所述第二导通区的上表面低于或不低于所述栅极的上表面。另外，所述第一导通区的上表面以及所述第二导通区的上表面对齐一水平面。根据本专利技术的另一实施例，所述第一导通区的上表面高于所述硅表面，以及所述第一导通区由所述硅表面向下延伸至一第一隔离层。另外，所述第一导通区包含一下方部分和一上方部分，其中所述上方部分垂直堆叠于所述下方部分之上，以及所述下方部分接触所述通道区以及所述第一隔离层。根据本专利技术的另一实施例，所述第二导通区的上表面高于所述硅表面，以及所述第二导通区由所述硅表面向下延伸至所述隔离层的第一部分。另外，所述第二导通区包含一下方部分和一上方部分，其中所述上方部分垂直堆叠于所述下方部分之上，以及所述下方部分接触所述通道区以及所述隔离层的第一部分。根据本专利技术的另一实施例，所述第一导通区的形状或尺寸与所述第二导通区的形状或尺寸不同。根据本专利技术的另一实施例，所述动态随机存取存储单元另包含位于所述硅表面上且覆盖所述栅极的至少二侧壁的一间隔层，其中所述第一导通区和所述第二导通区接触所述间隔层。根据本专利技术的另一实施例，所述动态随机存取存储单元另包含衍生自所述第二导通区的下方部分和所述隔离层的第一部分的一隔离层。另外，所述隔离层包含氧化材料，所述隔离层包含氧化材料，以及所述第二导通区包含硅材料。附图说明图1A和图1B分别是本专利技术的第一实施例所公开的动态随机存取存储单元的横截面示意图。图2A是说明利用第一工艺步骤形成一栅极后的横截面示意图。图2B是说明利用蚀刻步骤移除对应一漏极的绝缘层后的横截面示意图。图3是说明在利用蚀刻步骤所述漏极上生成一凹槽并在所述凹槽中形成一隔离层后的横截面示意图。图4A是根据图3说明利用形成步骤在所述凹槽中的隔离层上形成一硅层后的横截面示意图。图4B是说明利用形成步骤形成垂直漏极后的示意图。图5A是说明利用形成步骤形成一平坦的硅表面后的横截面示意图。图5B是说明利用光刻样式步骤进行一电容区域的后续生成后的横截面示意图。图6A是说明利用蚀刻步骤移除所述电容区域中的材料后的横截面示意图。图6B是说明利用蚀刻步骤在所述电容区域中形成一凹槽后的横截面示意图。图7是说明利用形成步骤形成围绕所述电容区域的凹槽的四个侧壁与底部表面的一氧化层后的横截面示意图。图8是说明利用形成步骤在所述电容区域的凹槽中填充旋涂式玻璃材料至一预定高度后的横截面示意图。图9是说明利用形成步骤移除所述电容区域的凹槽中暴露的氧化层后的横截面示意图。图10是说明利用形成步骤形成一垂直源极后的横截面示意图。图11是说明在移除所述电容区域的凹槽中的旋涂式玻璃材料的步骤后的横截面示意图。图12A是根据本专利技术的一第二实施例说明利用形成步骤形成氧化层以围绕所述垂直源极和所述电容区域的凹槽的四个侧壁与底部表面后的横截面示意图。图12B是根据本专利技术的第一实施例说明利用形成步骤沈积一氮化层以围绕所述垂直源极与所述电容区域的凹槽的四个侧壁与底部表面后的横截面示意图。图13A是根据图12A的结构，说明利用蚀刻本文档来自技高网...

【技术保护点】
1.一种动态随机存取存储单元，其特征在于包含：/n一晶体管；/n一凹槽，形成于一硅表面下；/n一隔离层，设置于所述凹槽内，其中所述隔离层包含一第一部分与一第二部分，所述第一部分覆盖所述凹槽的一第一侧壁且由所述凹槽的一底部表面向上延伸，以及所述第二部分覆盖所述底部表面；以及/n一电容，耦接于所述晶体管，其中所述电容由所述隔离层的第二部分向上延伸至高于所述硅表面的一预定位置。/n

【技术特征摘要】
20190315 US 62/818,753;20190327 US 62/824,315;20191.一种动态随机存取存储单元，其特征在于包含：
一晶体管；
一凹槽，形成于一硅表面下；
一隔离层，设置于所述凹槽内，其中所述隔离层包含一第一部分与一第二部分，所述第一部分覆盖所述凹槽的一第一侧壁且由所述凹槽的一底部表面向上延伸，以及所述第二部分覆盖所述底部表面；以及
一电容，耦接于所述晶体管，其中所述电容由所述隔离层的第二部分向上延伸至高于所述硅表面的一预定位置。


2.如权利要求1所述的动态随机存取存储单元，其特征在于所述晶体管另包含：
一第一导通区，由所述硅表面向上延伸和向下延伸；
一栅极，位于所述硅表面上，且由一介电层向上延伸；
一第二导通区，由所述硅表面向上延伸和向下延伸；以及
一通道区，位于所述栅极下方并接触所述第一导通区和所述第二导通区；
其中所述第一导通区的向上延伸方向、所述栅极的向上延伸方向、和所述第二导通区的向上延伸方向垂直于所述硅表面。


3.如权利要求2所述的动态随机存取存储单元，其特征在于所述电容包含：
一第一电极，包含一连接部分与一直立部分，其中所述连接部分接触所述第二导通区，以及所述直立部分是由所述隔离层的第二部分向上延伸；
一绝缘层，包含一第三部分和一第四部分，其中所述第三部分由所述隔离层的第二部分向上延伸，以及所述第四部分覆盖所述隔离层的第二部分；以及
一第二电极，由所述绝缘层的第四部分向上延伸；
其中所述绝缘层设置于所述第一电极与所述第二电极之间，以及所述第一电极的直立部分的向上延伸方向、所述绝缘层的第三部分的向上延伸方向、以及所述第二电极的向上延伸方向垂直于所述硅表面。


4.如权利要求3所述的动态随机存取存储单元，其特征在于另包含：
一覆盖隔离层，位于所述第一电极的直立部分与所述隔离层的第一部分之间，其中所述覆盖隔离层覆盖所述第二导通区的一第一部分，以及所述第一电极的连接部分覆盖所述第二导通区的一第二部分。


5.如权利要求3所述的动态随机存取存储单元，其特征在于：所述绝缘层另包含一第五部分，所述绝缘层的第五部分接触所述第一电极的连接部分，其中所述绝缘层的第五部分的上表面、所述第一电极的连接部分的上表面、以及所述第二电极的上表面不低于所述栅极的上表面。


6.如权利要求5所述的动态随机存取存储单元，其特征在于：所述绝缘层的第五部分的上表面、所述第一电极的连接部分的上表面、以及所述第二电极的上表面互相对齐。


7.如权利要求2所述的动态随机存取存储单元，其特征在于：所述第一导通区的上表面以及所述第二导通区的上表面低于或不低于所述栅极的上表面。


8.如权利要求7所述的动态随机存取存储单元，其特征在于：所述第一导通区的上表面以及所述第二导通区的上表面互相对齐。


9.如权利要求2所述的动态随机存取存储单元，其特征在于：所述第一导通区的上表面高于所述硅表面，以及所述第一导通区由所述硅表面向下延伸至一第一隔离层。


10.如权利要求9所述的动态随机存取存储单元，其特征在于：所述第一导通区包含一下方部分和一上方部分，其中所述上方部分垂直堆叠于所述下方部分之上，以及所述下方部分接触所述通道区以及所述第一隔离层。


11.如权利要求2所述的动态随机存取存储单元，其特征在于：所述第二导通区的上表面高于所述硅表面，以及所述第二导通区由所述隔离层的第一部分向上延伸至所述第二导通区的上表面。


12.如权利要求11所述的动态随机存取存储单元，其特征在于：所述第二导通区包含一下方部分和一上方部分，其中所述上方部分垂直堆叠于所述下方部分之上，以及所述下方部分接触所述通道区以及所述隔离层的第一部分。


13.如权利要求2所述的动态随机存取存储单元，其特征在于：所述第一导通区的形状或尺寸与所述第二导通区的形状或尺寸不同。


14.如权利要求2所述的动态随机存取存储单元，其特征在于另包含：
一间隔层，位于所述硅表面上且覆盖所述栅极的至少二侧壁，其中所述第一导通区和所述第二导通区接触所述间隔层。


15.如权利要求2所述的动态随机存取存储单元，其特征在于另包含：
一覆盖隔离层，衍生自所述第二导通区的下方部分和所述隔离层的第一部分。


16.如权利要求15所述的动态随机存取存储单元，其特征在于：所述覆盖隔离层包含氧化材料，所述隔离层包含氧化材料，以及所述第二导通区包含硅材料。


17.一种动态随机存取存储单元的工艺，其特征在于包含：
在一硅表面上形成一第一栅极和一第二栅极；
形成一第一间隔层以覆盖所述第一栅极的侧壁，以及形成一第二间隔层以覆盖所述第二栅极的侧壁，其中所述第一间隔层和所述第二间隔层是设置于所述硅表面上；
在所述第一间隔层和所述第二间隔层之间形成一凹槽以暴露所述硅表面下的硅边缘；以及
根据暴露的硅边缘，利用选择性外延增长方法以形成一第一导通区。


18.如权利要求17所述的工艺，其特征在于另包含：在形成所述第一导通区之前，在所述凹槽内形成一隔离层，其中所述隔离层的上表面低于所述硅表面。


19.如权利要求18所述的工艺，其特征在于：所述第一导通区由所述隔离层向上延伸并接触所述第一间隔层和所述第二间隔层。


20.如权利要求17所述的工艺，其特征在于另包含：
在所述硅表面下形成另一凹槽；
在所述另一凹槽内形成一隔离层，其中所述隔离层包含一第一部分与一第二部分，所述第一部分覆盖所述另一凹槽的一第一侧壁，以及所述第二部分覆盖所述另一凹槽的一底部表面...

【专利技术属性】
技术研发人员：卢超群，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：中国台湾;71