存储器制造技术

本实用新型专利技术提供了一种存储器。利用隔离线和位线界定出节点接触窗，以用于容纳节点接触部，并且隔离线中具有低介电常数的第二隔离部，有利于降低隔离线其整体的介电常数，从而可以有效降低相邻的节点接触部之间的寄生电容，提高存储器的器件性能。

【技术实现步骤摘要】
存储器
本技术涉及半导体
，特别涉及一种存储器。
技术介绍
存储器，例如动态随机存储器(DynamicRandomAccessMemory，DRAM)，其通常包括存储电容器以及电性连接所述存储电容器的存储晶体管，所述存储电容器用于存储代表存储信息的电荷，以及所述存储晶体管可通过一节点接触部电性连接所述存储电容器。其中，所述节点接触部的形成方法通常是利用位线和隔离线界定出节点接触窗，进而可以填充导电材料在所述节点接触窗中，以形成所述节点接触部。需要说明的是，随着半导体技术的发展，器件尺寸也随之缩减，此时相应的导致相邻的节点接触部之间的间隔也越来越近，如此一来，会进一步引发相邻的节点接触部之间的寄生电容过大的问题。
技术实现思路
本技术的目的在于提供一种存储器，以解决现有的存储器中相邻的节点接触部之间寄生电容过大的问题。为解决上述技术问题，本技术提供一种存储器，包括：衬底；多条位线，形成在所述衬底上并沿着第一方向延伸；以及，多条隔离线，形成在所述衬底上并沿着第二方向延伸，以使所述位线和所述隔离线相交界定出节点接触窗，并且所述隔离线包括第一隔离部和第二隔离部，所述第一隔离部将所述第二隔离部包覆在所述第一隔离部之内，并且所述第二隔离部的介电常数低于所述第一隔离部的介电常数。可选的，所述第二隔离部为形成在所述第一隔离部内的至少一空隙。可选的，所述第一隔离部包括至少两条延伸线，所述至少两条延伸线均沿着第二方向延伸，并且相邻的延伸线之间具有空隙。可选的，所述至少两条延伸线沿着隔离线的宽度方向排布；或者，所述至少两条延伸线沿着高度方向上下排布。可选的，所述第一隔离部还包括遮盖层，所述遮盖层至少覆盖所述至少两条延伸线，并延伸遮盖相邻的延伸线之间的空隙的开口。可选的，所述第一隔离部包括沿着隔离线的宽度方向间隔排布的第一延伸线和第二延伸线，所述第一延伸线的底部和所述第二延伸线的底部之间还形成连接线，以连接所述第一延伸线的底部和第二延伸线的底部。可选的，所述第一隔离部还包括第三延伸线，所述第三延伸线排布在所述第一延伸线和第二延伸线之间，并且所述第三延伸线均与所述第一延伸线和所述第二延伸线之间相互间隔。可选的，所述第一隔离部包括沿着第二方向延伸的至少两条延伸线，以及所述第二隔离部包括沿着第二方向延伸的绝缘线，相邻的延伸线之间具有所述绝缘线。可选的，所述第一隔离部还包括遮盖层，所述遮盖层覆盖所述至少两条延伸线和所述绝缘线，以将相邻的延伸线之间的绝缘线封盖在内。本技术中还详细说明了一种存储器的形成方法，包括：提供一衬底，并形成多条位线在所述衬底上，所述位线沿着第一方向延伸；以及，形成多条隔离线在所述衬底上，所述隔离线沿着第二方向延伸，以使所述位线和所述隔离线相交界定出节点接触窗，并且所述隔离线包括第一隔离部和第二隔离部，所述第一隔离部将所述第二隔离部包覆在所述第一隔离部之内，并且所述第二隔离部的介电常数低于所述第一隔离部的介电常数。可选的，所述隔离线的形成方法包括：形成至少两条延伸线在所述衬底上，所述至少两条延伸线均沿着第二方向延伸，并且相邻的延伸线之间具有空隙，所述空隙构成所述第二隔离部。可选的，在形成所述延伸线之后，还包括：形成遮盖层，所述遮盖层至少覆盖所述至少两条延伸线，并延伸遮盖相邻的延伸线之间的空隙的开口。可选的，所述隔离线的形成方法包括：形成第一牺牲层在所述衬底上，所述第一牺牲层中开设有多条第一凹槽，所述第一凹槽沿着第二方向延伸；形成第一隔离材料层在所述第一牺牲层上并覆盖所述第一凹槽的侧壁和底壁，以及所述第一隔离材料层中覆盖所述第一凹槽两个沿着第二方向延伸的侧壁的部分分别构成第一延伸线和第二延伸线；以及，去除所述第一牺牲层，以暴露出所述第一延伸线和所述第二延伸线的侧壁。可选的，在形成所述第一隔离材料层之后，以及去除所述第一牺牲层之前，还包括形成第二牺牲层在所述第一延伸线和所述第二延伸线的侧壁上，并利用所述第二牺牲层界定出第二凹槽在所述第一凹槽中，以及填充第三延伸线在所述第二凹槽中；以及，在去除所述第一牺牲层时，还去除所述第二牺牲层，以释放出所述第一延伸线和所述第三延伸线之间的空间，以及释放所述第二延伸线和所述第三延伸线之间的空间。可选的，在形成所述第一隔离材料层之后，以及去除所述第一牺牲层之前，还包括形成绝缘线在所述第一延伸线和所述第二延伸线的侧壁上，并利用所述绝缘线界定出第二凹槽在所述第一凹槽中，以及填充第三延伸线在所述第二凹槽中。在本技术提供的存储器中，利用隔离线和位线界定出节点接触窗，并且所述隔离线包括第一隔离部和第二隔离部，由于第二隔离部相对于所述第一隔离部具有更低的介电常数，从而可以有效降低所构成的隔离线的介电常数，如此一来，即能够有效降低填充在所述节点接触窗中的相邻的节点接触部之间的寄生电容，提高所构成的存储器的器件性能。进一步的，所述隔离线中的第一隔离部相对于所述第二隔离部具有更大的硬度，如此即能够提高所构成的隔离线的机械强度，保障所界定出的节点接触窗的精度。附图说明图1为本技术一实施例中的存储器的版图结构示意图；图2a为图1所示的本技术实施例一中的存储器在aa’和bb’方向上的剖面示意图；图2b为本技术实施例二中的存储器的结构示意图；图2c为本技术实施例三中的存储器的结构示意图；图3a～图3h为本技术一实施例中的存储器的形成方法在其制备过程中的结构示意图。其中，附图标记如下：100-衬底；101-第一源/漏区；102-第二源/漏区；110-沟槽隔离结构；120-字线；130字线遮蔽层；200-位线；210-位线导电部；220-位线遮蔽层；230-隔离侧墙；300-隔离线；300a-第一隔离部；310a-第一延伸线；320a-第二延伸线；330a-第三延伸线；340a-遮盖层；300b-第二隔离部；410-第一牺牲层；420-第二牺牲层；400a-第一凹槽；400b-第二凹槽；510-第一隔离材料层；520-第二隔离材料层。具体实施方式以下结合附图和具体实施例对本技术提出的存储器作进一步详细说明。根据下面说明，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。实施例一图1为本技术一实施例中的存储器的版图结构示意图，图2a为图1所示的本技术实施例一中的存储器在aa’和bb’方向上的剖面示意图。如图1和图2a所示，所述存储器包括衬底100和形成在所述衬底100上的位线200和隔离线300。所述本文档来自技高网...

【技术保护点】
1.一种存储器，其特征在于，包括：/n衬底；/n多条位线，形成在所述衬底上并沿着第一方向延伸；以及，/n多条隔离线，形成在所述衬底上并沿着第二方向延伸，以使所述位线和所述隔离线相交界定出节点接触窗，并且所述隔离线包括第一隔离部和第二隔离部，所述第一隔离部将所述第二隔离部包覆在所述第一隔离部之内，并且所述第二隔离部的介电常数低于所述第一隔离部的介电常数。/n

【技术特征摘要】
1.一种存储器，其特征在于，包括：
衬底；
多条位线，形成在所述衬底上并沿着第一方向延伸；以及，
多条隔离线，形成在所述衬底上并沿着第二方向延伸，以使所述位线和所述隔离线相交界定出节点接触窗，并且所述隔离线包括第一隔离部和第二隔离部，所述第一隔离部将所述第二隔离部包覆在所述第一隔离部之内，并且所述第二隔离部的介电常数低于所述第一隔离部的介电常数。


2.如权利要求1所述的存储器，其特征在于，所述第二隔离部为形成在所述第一隔离部内的至少一空隙。


3.如权利要求2所述的存储器，其特征在于，所述第一隔离部包括沿着第二方向延伸至少两条延伸线，并且相邻的延伸线之间具有空隙。


4.如权利要求3所述的存储器，其特征在于，所述至少两条延伸线沿着隔离线的宽度方向排布；或者，所述至少两条延伸线沿着高度方向上下排布。


5.如权利要求3所述的存储器，其特征在于，所述第一隔离部还包括遮盖层，所述遮盖层...

【专利技术属性】
技术研发人员：张钦福，林昭维，朱家仪，赖惠先，童宇诚，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：福建;35