存储控制器、存储器和存储系统技术方案

本发明专利技术公开了一种存储控制器、存储器和存储系统。所述存储控制器包含命令处理器。当所述存储控制器执行访问命令时，所述命令处理器在发出激活命令至所述存储器之前产生一行地址信息至所述存储器。所述命令处理器基于所述访问命令发出所述行地址信息和所述激活命令。因此，相较于现有技术，所述存储器可利用所述行地址信息快速地开启对应的字线。

【技术实现步骤摘要】
存储控制器、存储器和存储系统
本专利技术涉及一种存储控制器、存储器和存储系统，尤其涉及一种可以除去存储器接收激活命令以及开启对应的字线之间的时间间隔的存储控制器、存储器和存储系统。
技术介绍
请参照图1，图1是现有技术所公开的一种动态随机存取存储(dynamicrandomaccessmemory,DRAM)控制器10的示意图。如图1所示，动态随机存取存储控制器10的一边可通过动态随机存取存储控制器10的高级可扩展接口(advancedeXtensibleinterface,AXI)总线102耦接多个主机H1-Hn，以及动态随机存取存储控制器10的另一边可通过动态随机存取存储控制器10的物理层接口(portphysicallayer(PHY)interface)112耦接多个存储器M1-Mm，其中多个存储器M1-Mm可以是双倍数据速率(DoubleDataRate,(DDR～DDR4或更高阶)存储器，低功耗(lowpower)双倍数据速率(LPDDR～LPDDR4或更高阶)存储器等。另外，n和m为大于1的整数。如图1所示，动态随机存取存储控制器10还包含仲裁和映射单元(arbitrationandmappingunit)104，物理队列(physicalqueue)106，排序引擎(sequenceengine)108，命令处理器110，和双倍数据速率(DDR)物理层接口(PHY)总线111。仲裁和映射单元104可决定产生自多个主机H1-Hn的多个访问命令(或命令)的优先顺序，以及将所述多个命令从高级可扩展接口(AXI)地址映射至存储器地址。然后，物理队列106可根据映射的所述存储器地址的优先顺序(对应所述多个命令的优先顺序)，将所述多个命令储存为一命令队列202(如图2所示)。例如，如图2所示，命令队列202具有16个对列0-15(分别对应命令C0-C15)，其中每个队列有36位(bit)，以及所述36位包括命令位、区块(bank)地址数据、行地址数据和列地址数据。另外，命令C0-C15中的每个命令可对应来自动态随机存取存储器的8位(8-bits)长度的读取(read)或写入(write)命令。然后物理队列106可以依序传送多个命令C0-C15至排序引擎108。例如物理队列106可以依序传送命令C0-C2至排序引擎108内的寄存器FIFOO0-FIFOO2(如图3所示)。也就是说命令C0-C2是依序分别储存在寄存器FIFOO0-FIFOO2。另外，如图3所示，包含在排序引擎108中的有限状态机1082可根据对应寄存器FIFOO0-FIFOO2的顺序，执行储存在寄存器FIFOO0-FIFOO2的命令C0-C2。例如有限状态机1082首先执行储存在寄存器FIFOO0的命令C0(具有顺序1)，然后依序执行储存在寄存器FIFOO1的命令C1(具有顺序2)以及储存在寄存器FIFOO2的命令C2(具有顺序3)。之后命令处理器110也依序处理命令C0、命令C1和命令C2，其中命令处理器110处理命令C0、命令C1和命令C2的操作时序可参照图4。如图4所示，例如命令C0为对应存储器M1的区块0的行11和列11地址(K0_row11/col11)的读取(Rd)命令，命令C1为对应存储器M1的区块7的行22和列22地址(K7_row22/col22)的读取(Rd)命令，以及命令C2为对应存储器M1的区块5的行33和列33地址(K5_row33/col33)的读取(Rd)命令。当有限状态机1082执行命令C0(其中命令C0为对应存储器M1的区块0的行11和列11地址(K0_row11/col11)的读取(Rd)命令)时，有限状态机1082首先检查区块0的行11是否被激活。如果区块0的行11没被激活以及区块0的其他行被激活，则有限状态机1082进入预充电状态以及控制命令处理器110(在图4所示的时间T1)产生预充电命令Prech_K0。如图4所示，在命令处理器110产生预充电命令Prech_K0之后的时间间隔tRP(由电子设备工程联合委员会(JointElectronDeviceEngineeringCouncil,JEDEC)的双倍数据速率存储器规范所定义)之后，命令处理器110可产生激活命令ACT_K0_R11(如图4所示的时间T4)以选择区块0的行11。行11的地址伴随激活命令ACT_K0_R11将同时被存储器M1接收。在命令处理器110产生激活命令ACT_K0_R11之后的时间间隔tRCD(由电子设备工程联合委员会的双倍数据速率存储器规范所定义)之后，命令处理器110可产生读取命令Rd_K0_C11以选择区块0的列11(如图4所示的时间T6)。然后列11的地址将伴随着读取命令Rd_K0_C11同时被存储器M1接收。在存储器M1接收读取命令Rd_K0_C11后，耦接存储器M1的区块0的行11和列11的存储单元所储存的数据将被读取。然而如果命令C0是要写入数据至存储器M1的区块0的行11和列11地址(K0_row11/col11)，则此时命令处理器110将产生对应区块0的行11和列11地址(K0_row11/col11)的写入命令给存储器M1。然后存储器M1将根据所述写入命令使所述数据写入至耦接存储器M1的区块0的行11和列11的存储单元。在时间间隔tRP和时间间隔tRCD期间，命令处理器110可基于一些预先规则(lookaheadrules)先处理命令C1和/或命令C2的部分。例如在对应命令C0的激活命令ACT_K0_R11产生之前，有限状态机1082可控制命令处理器110产生对应命令C1的预充电命令Prech_K7(如图4所示的时间T2)以及之后产生对应命令C2的激活命令ACT_K5_R33(如图4所示的时间T3)。另外，在时间间隔tRCD期间，有限状态机1082可控制命令处理器110产生对应命令C1的激活命令ACT_K7_R22(如图4所示的时间T5)。另外，在图4的操作时序中，不像命令C0和命令C1，因为根据命令C2要被读取或者写入的区块5可能已经在时间T1之前被预充电(或已被执行自动刷新命令(auto-refreshcommand)或预充所有命令(pre-chargeallcommand))，所以命令处理器110并没有产生对应命令C2的预充电命令。如图5所示，以命令C0为例，在存储器M1接收激活命令ACT_K0_R11后，时间间隔TT1是给存储器M1的解码器502接收和解码激活命令ACT_K0_R11的时间，其中解码器502是根据时钟信号CLK(ACT)运作。之后，时间间隔TT2(也就是延迟链(delaychain))是给行地址锁存器506根据解码器502产生的地址锁定信号ADDR_LATCH_PLS锁存/输出行11的地址的时间，以及也是给行冗余比较器508和行地址预先解码器510根据行11的地址准备就绪的时间。然后时间间隔TT3是给行解码器512根据行11的地址解码对应的字线的时间。另外，如图5所示，信号XADD[0:N]包含区块0的地址、行11的地址以及列11的地址，以及地址锁存器504是用于锁存区块0的地址、行11的地本文档来自技高网...

【技术保护点】
1.一种应用于存储器的存储控制器，其特征在于包含∶/n一命令处理器；/n其中当所述存储控制器执行一访问命令时，所述命令处理器在产生一激活命令至所述存储器之前产生一行地址信息至所述存储器；/n其中所述命令处理器基于所述访问命令产生所述行地址信息和所述激活命令。/n

【技术特征摘要】
20191216 US 62/948,771;20191229 US 62/954,6461.一种应用于存储器的存储控制器，其特征在于包含∶
一命令处理器；
其中当所述存储控制器执行一访问命令时，所述命令处理器在产生一激活命令至所述存储器之前产生一行地址信息至所述存储器；
其中所述命令处理器基于所述访问命令产生所述行地址信息和所述激活命令。


2.如权利要求1所述的存储控制器，其特征在于∶所述命令处理器还用于产生一预充电命令至所述存储器，以及所述行地址信息是在所述预充电命令之后的一时钟下降沿或一时钟上升沿产生。


3.如权利要求1所述的存储控制器，其特征在于∶所述命令处理器还用于在所述存储器接收所述激活命令之前产生一预先行地址命令至所述存储器以锁存所述行地址信息，以及所述命令处理器基于所述访问命令产生所述预先行地址命令。


4.如权利要求3所述的存储控制器，其特征在于∶所述行地址信息和所述预先行地址命令是在一个时钟周期内或同时产生至所述存储器。


5.如权利要求1所述的存储控制器，其特征在于∶在所述激活命令产生后，所述命令处理器基于所述访问命令产生一读取或写入命令，以及所述命令处理器还用于在产生所述激活命令和产生所述读取或写入命令之间产生一列地址信息。


6.如权利要求5所述的存储控制器，其特征在于∶所述命令处理器还用于在所述存储器接收所述读取或写入命令之前产生一预先列地址命令至所述存储器以锁存所述列地址信息，以及所述命令处理器基于所述访问命令产生所述预先列地址命令。


7.如权利要求6所述的存储控制器，其特征在于∶所述列地址信息和所述预先列地址命令是在一个时钟周期内或同时产生至所述存储器。


8.如权利要求1所述的存储控制器，其特征在于还包含∶
一排序引擎，耦接所述命令处理器，其中所述访问命令储存在所述排序引擎，以及所述排序引擎根据所述访问命令，控制所述命令处理器依序产生所述行地址信息和所述激活命令。


9.如权利要求8所述的存储控制器，其特征在于∶在所述激活命令产生后，所述排序引擎控制所述命令处理器产生对应所述访问命令的一列地址信息，然后产生对应所述访问命令的读取或写入命令。


10.一种可以从存储控制器接收访问命令的存储器，其特征在于包含∶
一第一解码器，用于解码对应所述访问命令的激活命令；
其中所述存储器在接收所述激活命令之前，接收对应所述访问命令的一行地址信息。


11.如权利要求10所述的存储器，其特征在于还包含∶<...

【专利技术属性】
技术研发人员：夏浚，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：中国台湾;71