一种面向存算阵列的高速高压字线驱动电路制造技术

本发明专利技术公开了一种面向存算阵列的高速高压字线驱动电路，属于集成电路技术领域。所述高速高压字线驱动电路包括字线选通电路和高压控制电路，所述字线选通电路的电源连接高压控制电路的输出，所述字线选通电路的输出端输出转换后的信号；通过改变所述高压控制电路的输入信号，使其输出第一正高压、VDD、GND和第一负高压，高压控制电路的输出与电平控制电路的电压输入相连，并命名为VREA、VERA和VCTR，所述字线选通电路可以输出第一正高压或GND。本发明专利技术公开面向存算阵列的高速高压字线驱动电路具有良好对称性，在版图设计阶段可实现良好的匹配与n阱和p阱的复用，减少版图面积，适用于大规模存算阵列。

【技术实现步骤摘要】
一种面向存算阵列的高速高压字线驱动电路
本专利技术公开了一种面向存算阵列的高速高压字线驱动电路，集成电路

技术介绍
众所周知，自20世纪70年代起，冯诺依曼结构作为非常成熟的经典计算机结构沿用至今，但是随着技术的发展，这一结构在功耗、速度、延迟等方面已逐渐无法满足未来需要。存算一体架构利用了神经网络支持自适应性和容错性，将存储和计算融合，通过模数混合的存算一体技术，将权重嵌入存储单元，实现阵列的存算一体，从而降低了数据传输的时间和存取数据产生的功耗。存算一体芯片由多个存算阵列构成，存算阵列的行列电压相比于Flash存储阵列具有独立性和多样性，需要在正高压、负高压和GND等多种电压中进行选择后施加到器件的栅极、源极、漏极、衬底、DNW等端口，通过器件端口的电压差实现存储和运算功能。存算阵列的拓扑结构与Flash存储器阵列相似，对于Flash存储器可以采用多层晶圆堆叠工艺，将核心器件与外围电路做到两个不同晶圆上，再采用特殊通孔工艺将其连接，从而提高核心器件所在晶圆的能效比。Flash阵列采用的非易失性器件用于实现存储数据的功能，因此可以采取扇区控制的方式，将行列化为不同扇区，由统一的驱动电路控制。已有的Flash驱动电路的设计中[ROM存储阵列的字线驱动电路及ROM存储器CN09961810A]，在其电压转换模块必须保证精确的宽长比以保证PMOS导通电阻足够小，电平才可以翻转，另外将高压和低压施加于同一MOS的栅极和漏极会增加击穿风险。该方法使用了较多反相器增大了电路面积，在高密度的存算阵列中会降低整体能效比。该专利中没有对工作模式做明确说明，Flash采取扇区擦除的方式，并不适用于存算阵列。存算一体阵列需要对权重和输入进行卷积运算，行列进行单独控制。存算一体芯片中的驱动电路的作用即为阵列提供工作电压，并直接改变器件所处的工作模式，驱动电路的切换频率直接决定了整体芯片的运算频率。为了追求更高的能效比和运算速度，除了减小核心器件的面积、缩短连线外，对驱动电路的性能、面积、可靠性也提出了更高的要求。因此需要设计一种新型对用于存算阵列的高速高压字线驱动电路，实现在输入、读出、擦除等模式下字线选中与未选中的高速切换。
技术实现思路
(一)解决的技术问题为了解决字线驱动电路切换速度受限于电域和电压种类，并且实现存算阵列的行列单独控制，本专利技术提出一种面向存算阵列的高速高压字线驱动电路。本专利技术公开了一种面向存算阵列的高速高压字线驱动电路，实现在输入、读出、擦除等模式下字线选中与未选中的高速切换。由于高压控制电路的模式选择功能，字线选通电路面积进一步降低，适用于在大规模存算阵列外围密集排布。(二)技术方案本专利技术公开了一种面向存算阵列的高速高压字线驱动电路，所述高速高压字线驱动电路包括字线选通电路和高压控制电路，所述字线选通电路的电源连接高压控制电路的输出，所述字线选通电路的输出端输出转换后的信号；通过改变所述高压控制电路的输入信号，使其输出第一正高压、VDD、GND和第一负高压，高压控制电路的输出与电平控制电路的电压输入相连，并命名为VREA、VERA和VCTR，所述字线选通电路可以输出第一正高压或GND。可选的，所述字线选通电路包括：第一高压PMOS晶体管M1、第二高压PMOS晶体管M2、第三高压NMOS晶体管M3、第四高压NMOS晶体管M4、第五高压PMOS晶体管M5、第六高压PMOS晶体管M6、第七高压NMOS晶体管M7、第八高压NMOS晶体管M8、第九高压NMOS晶体管M9、第十高压PMOS晶体管M10和第一高压反相器I1。可选的，所述第一高压PMOS晶体管M1的源极、第二高压PMOS晶体管M2的源极和第一高压反相器I1的高电平与VREA连接。可选的，第一高压PMOS晶体管M1的栅极、第二高压PMOS晶体管M2的漏极、第四高压NMOS晶体管M4的源极、第十高压PMOS晶体管M10的源极连接。可选的，所述第二高压PMOS晶体管M2的栅极、第一高压PMOS晶体管M1的漏极、第三高压NMOS晶体管M3的源极连接。可选的，第三高压NMOS晶体管M3的栅极和第五高压PMOS晶体管M5的栅极都与in连接，第四高压NMOS晶体管M4的栅极和第六高压PMOS晶体管M6的栅极与in连接，第七高压NMOS晶体管M7的源极、第八高压NMOS晶体管M8的源极、第一高压I1反相器的低电平与VREA连接，第三高压NMOS晶体管M3的源极、第四高压NMOS晶体管M4的源极、第五高压PMOS晶体管M5的源极、第六高压PMOS晶体管M6的源极接VCTR，第五高压PMOS晶体管M5的漏极、第七高压NMOS晶体管M7的漏极、第八高压NMOS晶体管M8的栅极、第九高压NMOS晶体管M9的源极连接，第六高压PMOS晶体管M6的漏极、第八高压NMOS晶体管M8的漏极、第七高压NMOS晶体管M7的栅极连接，第九高压NMOS晶体管M9的漏极、第十高压PMOS晶体管M10的漏极与第一高压反相器I1的输入连接，第九高压PMOS晶体管M9的栅极与-VDD电平连接，第十高压NMOS晶体管M10的栅极与VDD电平连接。可选的，所述第一字线选通电路包括第一字线选通电路响应于字线选通信号、第二字线选通电路、第二字线选通电路响应于字线选通信号；高压控制电路，高压控制电路响应于高压控制信号in_REA、in_CTR、in_ERA，每条字线响应与该条字线的字线选通信号，多个字线选通电路的VREA、VERA和VCTR接于同一高压控制电路。可选的，所述高压控制电路，包括：第一正高压、VDD、GND、第一负高压的外接供电电源，in_REA、in_CTR、in_ERA三个信号输入端，VREA、VERA和VCTR三个输出端；所述字线选通电路包括VREA、VERA和VCTR三个电压输入端，in_WL<i>字线选通信号，OUT<i>字线选通电路电压输出。(三)有益效果与现有技术相比，本专利技术提供了一种面向存算阵列的高速高压字线驱动电路，具备以下有益效果：1.在输入/读出模式下，通过高压控制电路产生的高压信号，字线选通电路工作于正电压域，字线选通电路响应于字线选通信号，实现字线电压在第一正高压与GND之间的高速切换；2.在擦除模式下，通过高压控制电路产生的高压信号，字线选通电路工作于负电压域，字线选通电路响应于字线选通信号，实现字线电压在第一负高压与GND之间的高速切换；3.电路结构具有良好对称性，在版图设计阶段可实现良好的匹配与n阱和p阱的复用，减少版图面积，适用于大规模存算阵列。附图说明图1为本专利技术的面向存算电路阵列的高速高压字线驱动电路结构示意图。图2为存算一体阵列多条字线驱动电路连接方式示意图。图3为图1的面向存算电路阵列的电压控制电路的字线选通电路示意图。图4为图1中字线选通电路的仿真波形。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清本文档来自技高网...

【技术保护点】
1.一种面向存算阵列的高速高压字线驱动电路，其特征在于，包括字线选通电路和高压控制电路，所述字线选通电路的电源连接高压控制电路的输出，所述字线选通电路的输出端输出转换后的信号；通过改变所述高压控制电路的输入信号，使其输出第一正高压、VDD、GND和第一负高压，高压控制电路的输出与电平控制电路的电压输入相连，并命名为V

【技术特征摘要】
1.一种面向存算阵列的高速高压字线驱动电路，其特征在于，包括字线选通电路和高压控制电路，所述字线选通电路的电源连接高压控制电路的输出，所述字线选通电路的输出端输出转换后的信号；通过改变所述高压控制电路的输入信号，使其输出第一正高压、VDD、GND和第一负高压，高压控制电路的输出与电平控制电路的电压输入相连，并命名为VREA、VERA和VCTR，所述字线选通电路可以输出第一正高压或GND。


2.根据权利要求1所述的一种面向存算阵列的高速高压字线驱动电路，其特征在于：所述字线选通电路包括：第一高压PMOS晶体管M1、第二高压PMOS晶体管M2、第三高压NMOS晶体管M3、第四高压NMOS晶体管M4、第五高压PMOS晶体管M5、第六高压PMOS晶体管M6、第七高压NMOS晶体管M7、第八高压NMOS晶体管M8、第九高压NMOS晶体管M9、第十高压PMOS晶体管M10和第一高压反相器I1。


3.根据权利要求2所述的一种面向存算阵列的高速高压字线驱动电路，其特征在于：所述第一高压PMOS晶体管M1的源极、第二高压PMOS晶体管M2的源极和第一高压反相器I1的高电平与VREA连接。


4.根据权利要求3所述的一种面向存算阵列的高速高压字线驱动电路，其特征在于：第一高压PMOS晶体管M1的栅极、第二高压PMOS晶体管M2的漏极、第四高压NMOS晶体管M4的源极、第十高压PMOS晶体管M10的源极连接。


5.根据权利要求4所述的一种面向存算阵列的高速高压字线驱动电路，其特征在于：所述第二高压PMOS晶体管M2的栅极、第一高压PMOS晶体管M1的漏极、第三高压NMOS晶体管M3的源极连接。


6.根据权利要求5所述的一种面向存算阵列的高速高压字线驱动电路，其特征在于：第三高压NMOS晶体管M3的栅极和第五高压PMOS晶体管M...

【专利技术属性】
技术研发人员：虞致国，王雨桐，顾晓峰，
申请(专利权)人：江南大学，
类型：发明
国别省市：江苏;32