主字线驱动器电路制造技术

本申请案涉及一种主字线驱动器电路。主字线电路提供第一和第二行因子信号。所述主字线电路包含上拉电路以当所述第一行因子信号处于第一值时驱动全局字线以遵循第一经解码地址信号。所述主字线电路包含中间电压电路以驱动所述全局字线以遵循所述第二行因子信号的值。处理装置通过当所述第一经解码地址信号处于高状态时将所述第一行因子信号设定为所述第一值而将所述全局字线驱动到有效状态，且通过当所述第一经解码地址信号处于所述高状态时将所述第一行因子信号设定为所述第二值而驱动所述全局字线以遵循所述第二行因子信号的值。

【技术实现步骤摘要】
主字线驱动器电路
本专利技术的实施例涉及用于字线电路的信号驱动器和驱动存储器装置中的字线的方法。
技术介绍
存储器装置广泛用于存储与例如计算机、无线通信装置、相机、数字显示器及类似物等各种电子装置有关的信息。频繁地提供存储器装置作为计算机或其他电子装置中的内部、半导体集成电路和/或外部可移动装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可能需要经施加功率的源来维持其数据。相比之下，非易失性存储器即使在无外部供电时也可保持其存储数据。非易失性存储器可用于各种技术中，包含快闪存储器(例如，NAND和NOR)相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻性随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或另外减少操作等待时间、增加可靠性、增加数据保持、减少功率消耗或减少制造成本等。r>存储器装置在存储本文档来自技高网...

【技术保护点】
1.一种用于存储器装置的主字线电路，其包括：/nRF驱动器电路，其经配置以提供第一行因子信号和第二行因子信号；/n主字线驱动器电路，其包含/n上拉电路，其经配置以接收所述第一行因子信号和第一经解码地址信号，所述上拉电路进一步经配置以当所述第一行因子信号处于第一值时驱动全局字线以遵循所述第一经解码地址信号且当所述第一行因子信号处于第二值时隔离所述第一经解码地址信号与所述全局字线信号，以及/n中间电压电路，其经配置以接收所述第一经解码地址信号以及所述第一和第二行因子信号，所述中间电路进一步经配置以驱动所述全局字线以遵循所述第二行因子信号的值；以及/n处理装置，其以操作方式耦合到所述RF驱动器电路，...

【技术特征摘要】
20190430 US 16/399,2351.一种用于存储器装置的主字线电路，其包括：
RF驱动器电路，其经配置以提供第一行因子信号和第二行因子信号；
主字线驱动器电路，其包含
上拉电路，其经配置以接收所述第一行因子信号和第一经解码地址信号，所述上拉电路进一步经配置以当所述第一行因子信号处于第一值时驱动全局字线以遵循所述第一经解码地址信号且当所述第一行因子信号处于第二值时隔离所述第一经解码地址信号与所述全局字线信号，以及
中间电压电路，其经配置以接收所述第一经解码地址信号以及所述第一和第二行因子信号，所述中间电路进一步经配置以驱动所述全局字线以遵循所述第二行因子信号的值；以及
处理装置，其以操作方式耦合到所述RF驱动器电路，所述处理装置经配置以
通过当所述第一经解码地址信号处于高状态时将所述第一行因子信号设定为所述第一值而将所述全局字线驱动到有效状态，以及
通过当所述第一经解码地址信号处于所述高状态时将所述第一行因子信号设定为所述第二值而驱动所述全局字线以遵循所述第二行因子信号的值，
其中所述第二行因子信号的所述值处于低于所述有效状态的电压电平且高于预充电状态的电压电平的中间电压电平。


2.根据权利要求1所述的主字线电路，其进一步包括：
下拉电路，其经配置以接收所述第二经解码地址信号和低电压信号，所述下拉电路进一步经配置以在所述第二经解码地址信号处于第三值的情况下将所述全局字线驱动到所述低电压信号的值，
其中所述处理装置进一步经配置以通过将所述第二经解码地址信号设定为所述第三值且将所述第一行因子信号设定于所述第二值而将所述全局字线驱动到所述预充电状态。


3.根据权利要求1所述的主字线电路，其中所述RF驱动器电路接收时序信号，且
其中所述RF驱动器电路经配置以使得所述第一行因子信号基于所述时序信号的第一状态而经设定为所述第一值且基于所述时序信号的第二状态而经设定为所述第二值，所述第二状态与所述第一状态相反。


4.根据权利要求2所述的主字线电路，其中所述RF驱动器电路接收第一时序信号和第二时序信号，
其中所述RF驱动器电路经配置以使得当所述第一时序信号处于第一状态且所述第二时序信号处于与所述第一状态相反的第二状态时所述第二行因子信号具有所述中间电压电平。


5.根据权利要求1所述的主字线电路，其中所述中间电压电平在0.25伏到0.75伏的范围内。


6.根据权利要求1所述的主字线电路，其中所述中间电压电平是0.5伏。


7.根据权利要求2所述的主字线电路，其中所述上拉电路包含PMOS晶体管，所述PMOS晶体管具有连接到所述第一行因子信号的栅极、连接到所述第一经解码地址信号的源极和连接到所述全局字线的漏极，
其中所述中间电压电路包含第一NMOS晶体管，所述第一NMOS晶体管具有串联连接到第二NMOS晶体管的漏极的源极，所述第一NMOS晶体管的栅极连接到所述第一经解码地址信号且所述第二NMOS晶体管的栅极连接到所述第一行因子信号，所述第二NMOS晶体管的源极连接到所述第二行因子信号且所述第一NMOS晶体管的漏极连接到所述全局字线，且
其中所述下拉晶体管包含第三NMOS晶体管，所述第三NMOS晶体管具有连接到所述第二经解码地址信号的栅极、连接到所述低电压信号的源极和连接到所述全局字线的漏极。


8.一种方法，其包括：
在存储器装置中生成第一行因子信号...

【专利技术属性】
技术研发人员：T·H·金，C·J·卡瓦姆拉，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US