用于自刷新具有温度补偿自刷新的存储器单元的动态随机存取存储器设备及方法技术

一种动态随机存取存储器（ＤＲＡＭ）设备具有以行和列布置的ＤＲＡＭ单元的阵列。所述阵列的每一ＤＲＡＭ单元被耦合到相应行的字线和相应列的位线。模式探测器用于探测进入和退出所述自刷新模式且提供自刷新模式信号。振荡电路响应所述自刷新模式信号产生振荡信号来产生基本时间周期。第一分频器／时间周期倍增器根据和ＤＲＡＭ设备相关的工艺变化因素改变基本时间周期。第二分频器／时间周期倍增器根据和ＤＲＡＭ设备相关的温度改变因素进一步改变已经改变的时间周期。在自刷新模式中，刷新存储在ＤＲＡＭ单元中的数据。根据所述两个因素，ＤＲＡＭ设备执行并且实现可靠的自刷新用于可变的ＤＲＡＭ单元保持时间。

【技术实现步骤摘要】
【国外来华专利技术】
0001本专利技术总的涉及半导体集成电路，更具体地，本专利技术涉及具有自刷新功能的动态随机存取存储器设备和用于自刷新动态随机存取存储器的数据存储单元的方法以及用在动态随机存取存储器设备中的自刷新控制器。
技术介绍
0002在动态随机存取存储器(DRAM)集成电路设备中，DRAM单元阵列典型地以行和列布置，使得特定的DRAM单元可以通过指定其在阵列中的行和列来寻址。字线将单元的行连接到探测单元中数据的一组位线读出放大器。然后在读取操作中，选择或者“列选择”读出放大器中的数据子集用于数据输出。从典型地以存储电容器中所存储的电荷的形式的存储数据在相对短暂的时间段后将会消失的意义上，DRAM单元是“动态的”。因此，为了保持信息，必须周期性刷新DRAM单元的内容。存储电容器的充电或放电状态必须以重复的方式重新应用到单独的存储器单元。刷新操作之间可允许的最大时间量由组成DRAM单元阵列的电容器的电荷存储能力决定。DRAM制造商通常指定一个刷新时间，用于确保DRAM单元中的数据保持。0003刷新操作与读操作相似，但是没有从位线读出放大器输出数据。在读出放大器读出单元中的数据之后，进行恢复操作，使数据重新被写入单元中。因此，数据被“刷新”。通过根据行地址启动字线，并且启动读出放大器，执行刷新操作。此外，通过操作读出放大器而不接收外部刷新地址，也可以执行刷新操作。在此情况中，集成在DRAM芯片中的刷新地址计数器在接收外部起始地址之后产生一个行地址。0004通常，刷新操作分为“自动刷新”和“自刷新”。在芯片运行期间，当周期性产生和接收刷新命令时，发生自动刷新操作。在自动刷新期间，中断对到芯片的其它命令的接收，并且执行刷新。然后，芯片被允许接收和执行其他命令。自刷新操作是在休眠或者待机模式中时，为了保持已经写入存储器单元的数据，在DRAM内执行的刷新操作。本领域内的普通技术人员理解休眠模式典型地为设备的低功耗操作模式，其中不会或者将不会执行操作。0005为了执行自刷新操作，当芯片在所谓“休眠”模式中运行时，建立单元数据的定期内部读取和该数据重写以防数据损失。内部定时器控制自刷新的频率。自刷新控制电路包括内部振荡器、分频器和刷新计数请求模块。还可以包括温度监控和可变刷新速率控制电路。在具有自刷新功能的已知DRAM集成电路中，当需要时，设备自动地切换到自刷新模式执行自刷新。0006为了获取高速运行和高密度的集成电路，引入诸如90nm、65nm、45nm的深亚微米CMOS工艺制程并且用于实现许多半导体集成电路设备。使用深亚微米工艺制程，MOS晶体管尺寸被按比例减小(即，减小了最小晶体管的尺寸)并且晶体管的门限电压(Vth)降低。但是，降低的门限电压导致显著的亚门限泄漏(即，当晶体管栅极电压低于门限电压时所存在的泄漏电流)，并且因此基于此降低的门限电压的半导体集成电路在正常操作和功耗节省模式的操作中都更耗能。由于DRAM单元包括用于耦合存储电容器到位线的最小尺寸的存取晶体管，所存储的电荷可经过该存取晶体管从存储电容器快速泄漏。因此，需要更频繁的“自刷新”操作。0007图1A示出存在于传统DRAM中的自刷新控制器，并且图1B示出图1A中所示DRAM设备的信号的相对时序。参见图1A和1B，“自刷新”模式，也称为休眠模式，可以由命令信号111激活。响应具有自刷新进入命令“SELF-REF ENTRY”的命令信号111，自刷新模式探测器113启用自刷新模式信号115使其激活为“高”(即，“高”逻辑电平电压Vdd)。响应“高”自刷新模式信号115，初始化内部振荡器117来开始产生自刷新振荡信号119，所述自刷新振荡信号具有预定的脉冲周期Tosc和脉冲宽度Twosc。自刷新请求发生器121组合振荡信号119和其它信号，并且随后产生自刷新请求振荡信号123。请求信号123启用内部行地址计数器125来产生具有正确内部行地址的地址信号127。行地址译码器129译码内部行地址用于提供已译码的地址信号131，使得激活所选择的字线。当自刷新模式探测器113接收到命令信号111上的自刷新退出命令“SELF-REF EXIT”时，自刷新模式信号115变为“低”(即，“低”逻辑电平电压Vss)并且内部振荡器117禁止，使得停止产生振荡信号119。此后，不再提供用于刷新DRAM存储器单元的自刷新请求信号123。0008传统DRAM中的自刷新控制器包括接收补偿信号143的补偿控制器141。补偿控制器141提供控制信号145给内部振荡器117来调整振荡脉冲周期Tosc以覆盖随温度变化的较宽范围的DRAM单元保持时间。通常，温度越高，就需要越高频刷新，温度越低，则需要越低频刷新。如果补偿信号143包括改变设备温度的信息，内部振荡器117调整或者改变脉冲周期Tosc。响应于设备温度，自刷新重复率(其直接涉及脉冲周期Tosc)可变化控制(“温度补偿自刷新(TCSR)”)。由于电流泄漏取决于设备温度，当设备温度下降到额定值以下，自刷新重复率因此可以变得较长，当设备温度增到额定值以上，其可以变得较短。0009多种类型的存储器单元可以被用作DRAM单元。例如，金属-绝缘体-金属(MIM)单元现在被用在存储器设备中，特别用于基于逻辑的嵌入存储器。例如，在90nm工艺的情况下，基于沟道单元的DRAM设备具有20fF的较大的电容。另一方面，MIM电容器单元具有6fF的电容。与堆叠或者沟道单元不同，由于基于逻辑的工艺所固有的小电容量和大的泄漏，MIM单元不能确保足够长的刷新特性。从而，需要尽力提高MIM单元的刷新特性。在逻辑实现中，刷新特性和电流泄漏的不确定使得增加DRAM芯片中的相关逻辑块变得困难。目前，DRAM设备广泛应用于需要更长电池寿命的移动产品中。在移动产品中，为了延长电池寿命，TCSR功能现在作为补充特征的其中之一。TCSR功能基于诸如移动产品的设备所经历的温度来控制刷新时间周期。单元工艺和环境温度的特性为两个独立因素，其可以动态要求改变刷新时间周期。0010限于小电容量的存储器单元，如同MIM单元，可以容易地在短时间周期内失去数据极性。因此，相关电路应该可以灵活改变或者调整刷新时间周期用于覆盖所有可能的刷新时间特性。当采用TCSR功能作为其中一个特征时，用于此问题的方案可以增加逻辑电路的量和其复杂性。公知的，刷新时间随温度而指数地变差。因此，存在两个可以改变刷新时间周期的因素，就是温度和由于不可避免的工艺变化和源于缺陷的问题引起的固有刷新特性。0011所述问题在以下文献中提出并讨论(i)S.Takase等人所著的＂A 1.6-GByte/s DRAM with flexible mapping redundancy technique andadditional refresh scheme＂，IEEE Journal of Solid-State Circuits，卷34，第1600-1606页，1999年十一月，IEEE Journal of Solid-State Circuits；(ii)Y.ldei等人所著的＂Dual-period self-refresh scheme for low-power DRAM′s withon-chip PRO本文档来自技高网...

【技术保护点】
一种动态随机存取存储器（ＤＲＡＭ）设备，包括：　以行和列布置的ＤＲＡＭ单元的阵列，所述阵列的每一ＤＲＡＭ单元被耦合到相应行的字线和相应列的位线；和　刷新电路，用于在自刷新模式中相应于基本时间周期控制所述ＤＲＡＭ单元的数据刷新率， 所述刷新电路包括：　模式探测电路，用于探测进入和退出所述自刷新模式以提供自刷新模式信号；　振荡电路，用于响应所述自刷新模式信号产生振荡信号以提供基本时间周期；和　刷新时间改变电路，用于响应两个刷新时间改变因素的其中之一来改 变所述基本时间周期，以提供改变的时间周期，该因素包括与所述ＤＲＡＭ设备相关的工艺变化因素和与ＤＲＡＭ设备相关的温度改变因素；并且响应另一刷新时间改变因素来进一步改变该改变的时间周期，以提供用于自刷新的进一步改变的时间周期。

【技术特征摘要】
【国外来华专利技术】US 2006-4-28 11/412,9601、一种动态随机存取存储器(DRAM)设备，包括以行和列布置的DRAM单元的阵列，所述阵列的每一DRAM单元被耦合到相应行的字线和相应列的位线；和刷新电路，用于在自刷新模式中相应于基本时间周期控制所述DRAM单元的数据刷新率，所述刷新电路包括模式探测电路，用于探测进入和退出所述自刷新模式以提供自刷新模式信号；振荡电路，用于响应所述自刷新模式信号产生振荡信号以提供基本时间周期；和刷新时间改变电路，用于响应两个刷新时间改变因素的其中之一来改变所述基本时间周期，以提供改变的时间周期，该因素包括与所述DRAM设备相关的工艺变化因素和与DRAM设备相关的温度改变因素；并且响应另一刷新时间改变因素来进一步改变该改变的时间周期，以提供用于自刷新的进一步改变的时间周期。2、权利要求1的DRAM设备，其中，所述刷新时间改变电路包括第一改变电路，用于响应所述一个刷新时间改变因素来改变所述振荡信号的重复周期，以提供具有改变的时间周期的第一周期改变信号，和第二改变电路，用于响应所述另一刷新时间改变因素来改变所述第一周期改变信号的重复周期，以提供具有进一步改变的时间周期的第二周期改变信号。3、权利要求2的DRAM设备，其中，所述第一改变电路包括第一频率产生电路，用于响应具有振荡频率的所述振荡信号产生第一组m个频率信号，所述m个频率信号的每一个具有和所述振荡频率相关的不同的频率，m为大于1的整数；和第一选择电路，用于从所述第一组m个频率信号中选择一个信号，使得所选择的信号被提供作为所述第一周期改变信号，和所述第二改变电路包括第二频率产生电路，用于响应所述第一周期改变信号产生第二组n个频率信号，所述n个频率信号的每一个具有和振荡频率相关的不同的频率，n为大于1的整数；和第二选择电路，用于从所述第二组n个频率信号中选择一个信号，使得所选择的信号被提供作为所述第二周期改变信号。4、权利要求3的DRAM设备，其中所述第一频率产生电路包括第一分频电路，用于根据第一参数划分所述振荡频率以产生所述第一组m个频率信号，使得所述第一选择电路选择所述m个经划分的不同频率信号的一个信号，和所述第二频率产生电路包括第二分频电路，用于根据第二参数划分所述第一周期改变信号的所述频率，以产生所述第二组n个频率信号，使得所述第二选择电路选择所述n个经划分的不同频率信号的一个信号。5、权利要求4的DRAM设备，还包括因素提供电路，用于提供与所述DRAM设备相关的工艺变化以及和所述DRAM设备相关的温度改变的因素。6、权利要求5的DRAM设备，其中，所述因素提供电路包括第一因素提供器，用于指定所述第一参数，使得所述第一频率产生电路根据所述指定的第一参数划分所述振荡信号的频率；和第二因素提供器，用于指定所述第二参数，使得所述第二频率产生电路根据所述指定的第二参数划分所述第一周期划分信号的频率。7、权利要求6的DRAM设备，其中所述第一因素提供器包括工艺变化提供器，用于提供工艺变化码来指定所述第一参数，所述工艺变化码来自包括DRAM特性的所述工艺变化，和所述第二因素提供器包括温度改变提供器，用于提供温度改变码来指定所述第二参数，所述温度改变码来自包括从DRAM设备感测的温度的温度改变。8、权利要求7的DRAM设备，其中所述工艺变化提供器包括第一发生器，用于产生表示DRAM特性的多个变化的工艺变化码，和所述温度改变提供器包括第二发生器，用于产生表示所感测的温度变化的多个温度改变的温度改变码。9、权利要求8的DRAM设备，其中所述第一发生器包括第一译码器，用于译码所述多个变化和提供所述工艺变化码，和所述第二发生器包括第二译码器，用于译码多个温度改变和提供温度改变码。10、权利要求9的DRAM设备，其中所述第一选择电路包括第一信号选择电路，用于选择所述第一组频率信号的m个分频的其中之一来提供所选择的信号作为所述第一周期改变信号，和所述第二选择电路包括第二信号选择电路，用于倍增第二组n个分频信号并且选择第二组频率信号的n个分频的其中之一来提供所选择的信号作为所述第二周期改变信号。11、权利要求9的DRAM设备，还包括电压产生电路，用于探测所述振荡电路运行的电压并且响应所探测的电压产生振荡电路的偏置电压，经所述偏置电压偏置的所述振荡电路，用于执行稳定的振荡操作。12、权利要求11的DRAM设备，还包括工艺变化响应电路，用于响应所述工艺变化并且提供响应信号到所述电压产生电路，从而提供响应电压到振荡电路，使得所述振荡电路根据所述响应电压变化其振荡频率。13、权利要求7的DRAM设备，其中所述工艺变化提供器包括编码提供器，用于提供表示2i的变化码，i为正或负整数的指定第一参数，所述第一分频电路将振荡频率除以2i，和所述温度改变提供器包括另一编码提供器，用于提供表示2j的温度改变码，j表示指定的第二参数，j为正或...

【专利技术属性】
技术研发人员：潘弘柏，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：CA[加拿大]