非挥发性快闪存储器高密度多值存储的操作方法，对局部俘获型多值单元的存储操作采用下面的步骤：1）首先将局部俘获型存储单元擦除到阈值电压-2V～-1V的初始状态；擦除后使局部俘获型存储单元左右两边存储位的阈值电压相同；2）存储单元的阈值电压调整到预定值-2V～-1V，以这个预定值为多值存储的初始状态，对局部俘获存储单元进行多值存储的编程操作；3）通过改变栅极或漏极的编程电压，或者改变栅极或漏极编程时间，实现8种以上的编程状态。本发明专利技术有高的存储密度：多值存储单元总的编程窗口大。每个编程状态允许的阈值电压分布宽。不同编程状态所对应的阈值电压分布不会出现交叠及良好的编程/擦除的耐受力和保持性。
【技术实现步骤摘要】
本专利技术涉及非挥发性快闪存储器(Flash)的操作方法，特别是局部俘获型存储器的高密度多值存储的编程和擦除方法。
技术介绍
如今，非挥发性快闪存储器已广泛地应用于各种便携式电子产品，比如MP3播放器、数码相机、个人数字助理、移动电话和手提电脑等，高容量和低成本的flash存储器已经成为市场的迫切需求，因此增加存储容量和降低生产成本成为存储器生产商追求的目标。然而当存储器单元的尺寸进一步减小，接近物理极限时，通过减小单元尺寸增大存储容量的方法就行不通了，通过多值存储技术来增加存储密度就显得更加重要。因此多值单元存储的概念一经提出，立刻就成为了研究的热点，成为了提高存储密度的一个重要方法。不同于单值存储单元只能存储1位比特，多值存储单元是利用不同的编程电压或编程时间， 改变存储层上存储的电荷的数量得到若干个不同的阈值电压。通过读取存储单元的电流值可以确定单元的阈值电压范围，从而可以确定所存储的多位比特值。为了将多值单元存储的信息准确地读出，不同编程状态的阈值电压之间应当要有足够的间距。但是受存储单元总的阈值电压分布范围的限制，在实现3位比特以上的多值存储时，每一个阈值电压允许的分布范围就很窄，且不同阈值电压之间允许的间距又很小，而现有的编程技术很难精确地将存储单元的阈值电压编程到特定值，因此多值单元具有的多个阈值电压之间容易出现交叠，从而使读出电路很难分辨出所存储的比特。另一方面，多值存储允许的每个阈值电压分布很窄，编程/擦除的耐受力和保持特性的退化非常严重，因此可靠性问题也严重影响了高密度多值存储技术的进一步应用。局部俘获型硅-二氧化硅-氮化硅-二氧化硅-硅(SONOS)非挥发性快闪存储器能在一个存储单元的左右两边的源、漏结上方的SiN层中各实现1比特的局部存储。因此相比于传统的SONOS存储器，局部俘获型SONOS存储器能实现每个单元2比特的存储，NROM 是它的典型代表，可参考美国专利No. 7，110，300。如果每边存储位使用4值的多值存储，则每个存储单元可存储4比特，这就大大增加了存储密度，减小了成本。NROM的初始阈值电压分布一般为2V 3V，编程后的阈值电压分布一般为5V 6V。整个阈值电压的操作窗口限在3V左右，如果NROM单元每边要实现3比特的存储，则在3V的窗口上要有8个阈值电压分布区间，那么每个阈值电压的分布区间就只有0. 3V左右。用传统的CHE编程技术去控制阈值电压达到这么精确的分布是非常困难的。现在传统的多值操作方法很难实现8值3比特以上的高密度多值存储，因此寻找一种新的多值存储的操作方法来提高存储密度是非常迫切的。同时提高编程/擦除的精度，提高多值存储的可靠性，即增加编程/擦除的耐受力和信息的保持时间也是至关重要的技术
技术实现思路
本专利技术目的是针对局部俘获型Flash存储器，提出了一种进行高密度多值存储操作的新方法，使整个存储操作窗口增加了 1倍，使存储单元能实现8值3比特以上的多值存储能力。该操作方法不但大大提高了存储单元的存储密度，同时提高了存储单元耐受力和保持能力，使8值3比特多值存储单元具有和4值2比特多值存储单元相同的可靠性。本专利技术的技术方案是非挥发性快闪存储器高密度多值存储的操作方法，根据本专利技术，局部俘获型多值单元的存储操作包括下面的步骤。首先将局部俘获型存储单元从阈值电压为2V 3V初始状态擦除到阈值电压-2V -IV的初始状态。擦除后使局部俘获型存储单元左右两边存储位的阈值电压相同，且存储位在存储层中存储的电荷沿着沟道均勻的分布。由于传统的单边的带-带遂穿热空穴注入(BBHH)擦除方法不能将沟道区的阈值电压擦除的一致，本专利技术采用双边BBHH的擦除方法，即在源、漏极同时加一个正偏电压，栅极加一个负偏电压，衬底接地，可以将沟道区域和源漏结上方存储层的电荷均勻地擦除。但为了防止过擦除现象的发生，即擦除后单元的阈值电压小于预定的负值，本专利技术采用双边的碰撞电离产生衬底热电子注入(IIHE)的编程方法，即在源、漏极同时加一个正偏电压， 栅极加一个正偏电压，衬底接地，将衬底碰撞电离产生的热电子均勻地注入到存储层中，使沟道区的阈值电压分布处处相同。通过双边的BBHH擦除和双边的IIHE编程使存储单元的阈值电压调整到预定值-2V -IV，接下来以这个预定值为多值存储的初始状态，对NOR型局部俘获存储单元进行多层单元的编程操作。对于负阈值电压的存储单元，过量的空穴均勻地分布在存储层上， 当使用传统的沟道热电子注入(CHE)的方式编程，容易使注入的热电子分布在器件的沟道区，那么使用单边的BBHH方法进行局部的擦除时，就不能将编程后的状态擦除到初始的状态。本专利技术针对存储单元具有初始负阈值电压的特点，采用了衬底正偏压抑制第二代热电子注入的CHE编程方法，或者采用脉冲激发的衬底热电子注入(PASHEI)的编程方法实现电荷局部的存储。当采用衬底正偏压CHE编程方法，器件的衬底接 2V的正偏压，漏极接3V 5V的正偏压，栅极接5V 8V的正偏压，源极接地。由于衬底接正偏压，抑制了衬底的第二代热电子的产生，使热电子仅在漏结附近注入到存储层，提高了局部存储的性能。 通过改变栅极或漏极的编程电压，或者改变栅极或漏极编程时间，可实现8种以上的编程状态，将器件阈值电压分为8个以上的区间。由于最高的阈值电压仍为5V 6V，因此整个操作窗口比传统的局部俘获多值存储器增加了 1倍。若实现8值3比特多值存储操作，每个阈值电压的分布范围可达0. 7V，且不同阈值电压范围之间有足够的间距。上述方案也可采用脉冲激发的衬底热电子注入的编程方法进行多值存储的操作， 该编程方法分为两个阶段。该编程方法分为两个阶段。首先在第一阶段将器件的漏极接 -2V的负偏压，栅极接 0. 2V的正偏压，衬底和源极接地。由于P型衬底和漏区之间的PN结处于正偏，则衬底和漏区之间产生大量的电子-空穴对。紧接着器件进入第二编程阶段。漏极的电压在最短的时间内迅速变成2. 5V 4V，栅极的正偏压增加到4V 5V，衬底和源极依然接地。从编程第一阶段转到第二阶段，衬底和漏极之间的PN结迅速地由正偏变成反偏，则在漏结形成了较宽的耗尽区。与此同时第一编程阶段在衬底收集的电子在电场作用下漂移到漏结的耗尽区并与晶格发生碰撞电离产生大量的电子-空穴对。一部分产生的电子获得足够的能量后越过Si/Si02的势垒注入到漏结上方的存储层中。通过微小的改变漏极上电压大小，可控制注入到存储层中电荷的数量，从而实现多值存储。对于采用衬底正偏压CHE编程和脉冲激发的衬底热电子注入的编程方法实现不同的编程状态，均可使用单边的BBHH擦除机制，将编程后的状态擦除到负阈值的初始状态。擦除操作后可设有验证步骤，如果擦除后的阈值电压高于擦除设定值，则执行擦除操作；如果阈值电压低于擦除设定值，则存在过擦除的现象。综上所述，本专利技术提出的这种新颖的多值单元存储的操作方法分为前后两个过程。首先将存储单元的阈值电压均勻地擦除到-2V -IV左右。然后以负的阈值电压为新的编程初始状态，通过选用合适的编程和擦除技术进行局部的编程和擦除，在-2V 6V很宽的阈值电压范围进行多值单元存储操作，可实现3比特、8个不同阈值电压的编程，而可靠性和2比特、4个阈值电压的编程操作相同，因此在不增加成本文档来自技高网...
【技术保护点】
１．非挥发性快闪存储器高密度多值存储的操作方法，其特征是对局部俘获型多值单元的存储操作采用下面的步骤：１）、首先将局部俘获型存储单元从阈值电压为２Ｖ～３Ｖ初始状态擦除到阈值电压－２Ｖ～－１Ｖ的初始状态；擦除后使局部俘获型存储单元左右两边存储位的阈值电压相同，且存储位的存储层中存储的电荷沿着沟道均匀的分布；２）、存储单元的阈值电压调整到预定值－２Ｖ～－１Ｖ，以这个预定值为多值存储的初始状态，对局部俘获存储单元进行多值存储的编程操作；采用衬底正偏压抑制第二代热电子注入的ＣＨＥ编程方法，或者采用脉冲激发的衬底热电子注入（ＰＡＳＨＥＩ）的编程方法实现电荷局部的存储；３）通过改变栅极或漏极的编程电压，或者改变栅极或漏极编程时间，实现８种以上的编程状态，将器件阈值电压分为８个以上的区间。
【技术特征摘要】
【专利技术属性】
技术研发人员：徐跃，闫锋，濮林，纪晓丽，
申请(专利权)人：南京大学，
类型：发明
国别省市：84
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。