用于在编程期间补偿邻居单元的干扰电荷的非易失性存储器和方法技术

被存储在非易失性存储器单元的电荷存储元件上的表观电荷的移动可能出现，因为基于被存储在相邻电荷存储元件中的电荷的电场的耦合。为了补偿这种耦合，对于给定存储器单元的编程处理可以考虑一个或多个相邻存储器单元的目标编程状态。在每个编程脉冲和编程单元的标准验证电平依赖于目标状态之后验证编程的量。验证电平是可由其目标状态确定的、依赖于来自相邻单元的干扰量的更低的偏移。优选地通过偏置相邻字线而不实际偏移标准验证电平，来虚拟地偏移验证电平。对于软编程擦除单元，考虑在两个相邻字线上的邻居单元。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于非易失性存 储器的技术。
技术介绍
半导体存储器越来越普及地用于各种电子设备中。。例如，非易失性半导体存储器 被用在蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算机设备和其它设备 中。电可擦可编程只读存储器(EEPROM)和闪存位列最流行的非易失性半导体存储器中。EEPROM和闪存都利用了被置于半导体衬底中的沟道区之上并且与沟道区隔离的 浮置栅极。浮置栅极被置于源极和漏极区之间。控制栅极被提供在浮置栅极上并与浮置栅 极隔离。晶体管的阈值电压由在浮置栅极上保持的电荷量来控制。即，在晶体管导通前必 须施加到控制栅极以允许其源极和漏极之间导电的最小电压量由浮置栅极上的电荷水平 来控制。当对EEPROM或闪存器件例如NAND闪存器件编程时，通常编程电压被施加到控 制栅极，且位线接地。来自沟道的电子被注入浮置栅极。当电子在浮置栅极中累积时，浮 置栅极变为充负电，且存储器单元的阈值电压被升高使得存储器单元处于编程状态。更多 关于编程的信息能够在题为 “SourceSide Self-Boosting Technique For Non-Volatile Memory”的美国专利 6859397 以及题为“Detecting Over Programmed Memory”的美国专利 6917545中找到，两者通过引用其全部被合并于此。一些EEPROM和闪存器件具有被用于存储两种范围的电荷的浮置栅极，因此，可以 在两种状态之间(擦除状态和编程状态)编程/擦除存储器单元。这样的闪存器件有时被 称为二进制闪存器件。多状态闪存器件通过标识由禁止(forbidden)范围所分开的多个不同的允许/有 效的编程的阈值电压范围来实现。每个不同的阈值电压范围对应于在存储器器件中所编码 的一组数据比特的预定义的值。因为基于相邻浮置栅极中所存储电荷的电场的耦合，可能发生在浮置栅极上所存 储的表观电荷的移动。在美国专利5867429中描述了这种浮置栅极与浮置栅极耦合现象， 通过引用将该专利完全合并于此。目标浮置栅极的相邻浮置栅极的例子包括被连接至相同 字线和被连接至相邻位线的浮置栅极。浮置栅极与浮置栅极耦合的效应极大地关系到多状态器件，因为在多状态器件 中，所允许的阈值电压范围和禁止范围比二进制器件中的窄。因此，浮置栅极与浮置栅极耦 合可能导致存储器单元从允许的阈值电压范围移动至禁止范围。浮置栅极与浮置栅极的耦合可能在不同的时间被编程了的相邻存储器单元的组 之间发生。例如，第一存储器单元被编程以向其浮置栅极增加对应于一组数据的电荷的电 平。随后，一个或多个相邻存储器单元被编程以向它们的浮置栅极增加对应于第二组数据 的电荷的电平。在该一个或多个相邻存储器单元被编程后，从第一存储器单元读出的电荷电平显现为与所编程的不同，这是由于正被耦合至第一存储器单元的相邻存储器单元上的 电荷的效应。来自相邻存储器单元的耦合可能将正被读取的表观电荷电平移动足以导致所 存储数据的错误读取的量。浮置栅极与浮置栅极的耦合也可能发生在已经被同时编程的相邻存储器单元组 之间。例如，两个相邻的多状态存储器单元可以被编程至不同的目标电平，以便第一存储器 单元被编程至对应于较低阀值电压的状态并且第二存储器被编程至对应于较高阀值电压 的状态。被编程至对应于较低阀值电压的状态的存储器单元可能达到该状态，并在第二存 储器单元达到对应于较高阀值电压的状态之前被禁止(lock out from)进一步编程。第二 存储器单元达到对应于较高阀值电压的状态后，其将与第一存储器单元耦合，并且导致第 一存储器单元具有比所编程的更高的表观阀值电压。随着存储器单元继续在尺寸上缩小，由于短沟道效应、更大的氧化物厚度/耦合 率变化以及更多的沟道掺杂波动，预期阀值电压的自然编程和擦除分布增加，由此减小相 邻状态间的可用分隔。这种效应对于多状态存储器比仅使用两种状态的存储器(二进制存 储器)显著得多。此外，字线之间的空间的减小和位线之间的空间的减小也将增加了相邻 浮置栅极之间的耦合。因此，需要减少相邻浮置栅极之间的耦合效应。
技术实现思路
依赖于目标存储器状态和相邻单元的预定状态两者的验证电平根据本专利技术的通常方面，通过相应地调整验证电平，在将单元编程到给定目标状 态期间补偿由于在相邻存储器单元上的电荷而造成的干扰(Yupin效应)，以便将从该单元 读取正确的目标特征，而不管随后被编程到相邻存储器单元中的干扰电荷。这是通过预先确定相邻存储器单元的存储器状态并调整作为正被编程的存储器 单元的目标状态和相邻存储器单元的存储器状态的函数的验证电平来实现的。该机制还具 有在单个遍中完成编程的优点。被施加到当前字线WLn的预定偏移验证电平在一个实施例中，通过用被施加到与要被编程验证的存储器单元相关联的字线的 预定偏移验证电压来感测，来进行验证。例如，参考图33，如果存储器单元1460正被编程验 证，则向WLn施加预定验证电压电平。通过调整作为目标状态和在编程期间的相邻存储器单元的预定目标存储器状态 的函数的验证电平，基本上在一个编程遍中补偿由于在相邻单元上的现有或预期的电荷而 造成的Yupin效应。实际上，该编程可以优选地使用多于一个阶段(例如，粗糙/精细阶段) 来增加性能，但是不需要在完全不同的施加进行两个分离的遍以便减轻Yupin效应。单个 遍编程将允许最大的编程性能和从字线到字线的更简单的编程顺序。通过偏置(bias)相邻字线来虚拟偏移验证电平根据本专利技术的另一方面，通过相应地偏置相邻字线来虚拟地实时验证电平的调 整，以便当用调整的验证电平来编程验证时，将从该单元读取正确的目标状态，而不管随后 被编程到相邻存储器单元中的干扰电荷。这具有避免使用对正被编程的单元的验证电平的 真实偏移的优点，从而避免可能使得验证电平移动得太低而当验证最低存储器状态时需要负电压感测的问题。补偿由于在擦除存储器状杰的相邻单元中的电荷而造成的干扰根据本专利技术的另一方面，擦除存储器单元优选地在它们已经被擦除之后被“软编 程”。“软编程”指的是将擦除单元编程到阈值电平相对于用于分界擦除和编程状态的预定 阈值的预定范围。这通过相对于预定阈值而交替地编程和验证擦除单元来实现。通过相应 地调整验证电平，在软编程期间补偿由于在相邻存储器单元上的电荷而造成的干扰，以便 将从该单元读取正确的目标状态，而不管随后被编程到相邻存储器单元中的干扰电荷。这通过预定确定包括在正被编程的单元的字线两侧上的相邻字线上的那些的相 邻存储器单元的存储器状态、并通过把分界电平降低一个偏移量来调整验证电平来实现， 该偏移量是相邻存储器单元的存储器状态的函数。在优选实施例中，通过偏置一个或多个相邻字线来虚拟地实现对验证电平的偏 移。这对验证擦除状态是特别有优势的，因为不需要将已经很低的验证电压电平偏移得更 低。附图说明图1是NAND串的俯视图。图2是NAND串的等效电路图。图3是NAND串的剖面图。图4是NAND闪存单元阵列的一部分的框图。图5是非易失性存储器系统的框图。图6是非易失性存储器系统的框图。图7是存储器阵列的框图。图8是描述感测块的一个实施例的框图。图9是感测模块的一个实施例的示意图。图10是用于感测模块的一个实施例的时序图。本文档来自技高网...

【技术保护点】
一种并行地编程一组存储器单元而减少由于来自相邻存储器单元的干扰电场的差错的方法，包括：（ａ）选择要被并行编程到给定目标状态的一组存储器单元；（ｂ）并行地向该组存储器单元施加预定的一定量编程波形电压，来增加被编程的每个存储器单元的阈值电压；（ｃ）通过确定相对于预定验证电平而正被验证的存储器单元的阈值电压来相对于给定目标状态验证该组存储器单元的编程状态，该预定验证电平是给定目标状态和与正被验证的存储器单元相邻的存储器单元的目标状态的函数；（ｄ）禁止进一步编程在该组中已经被验证的存储器单元；以及重复（ｂ）到（ｄ）直到该组的存储器单元都被验证为处于给定的目标存储器状态。

【技术特征摘要】
【国外来华专利技术】US 2007-9-17 11/856,625一种并行地编程一组存储器单元而减少由于来自相邻存储器单元的干扰电场的差错的方法，包括(a)选择要被并行编程到给定目标状态的一组存储器单元；(b)并行地向该组存储器单元施加预定的一定量编程波形电压，来增加被编程的每个存储器单元的阈值电压；(c)通过确定相对于预定验证电平而正被验证的存储器单元的阈值电压来相对于给定目标状态验证该组存储器单元的编程状态，该预定验证电平是给定目标状态和与正被验证的存储器单元相邻的存储器单元的目标状态的函数；(d)禁止进一步编程在该组中已经被验证的存储器单元；以及重复(b)到(d)直到该组的存储器单元都被验证为处于给定的目标存储器状态。2.根据权利要求1所述的方法，其中，该函数产生用于将给定存储器单元编程到目标 状态的预定验证电平，以便当在给定存储器单元之后编程相邻存储器单元时仍可以从给定 的存储器单元读取正确的目标状态。3.根据权利要求1所述的方法，其中，这些存储器单元可由字线和位线访问，且相邻存 储器单元包括与正被验证的存储器单元共享公共字线的存储器单元。4.根据权利要求1所述的方法，其中，这些存储器单元可由字线和位线访问，且相邻存 储器单元包括与正被验证的存储器单元共享公共位线的存储器单元。5.根据权利要求1所述的方法，其中，这些存储器单元可由字线和位线访问，且所述验 证步骤还包括用由在正被验证的存储器单元的字线上的预定验证电平给定的电压来感测。6.根据权利要求1所述的方法，其中，这些存储器单元可由字线和位线访问，且所述验 证步骤还包括用由在正被验证的存储器单元的字线上的目标验证电平给定的电压和在相邻字线上 的偏压来感测，所述目标验证电平是目标状态的函数，所述偏压是与正被验证的存储器单 元相邻的存储器单元的目标状态的函数。7.根据权利要求5所述的方法，其中，在正被验证的存储器单元的字线上的预定验证 电平是来自相邻存储器单元的干扰量的减函数。8.根据权利要求6所述的方法，其中，在正被验证的存储器单元的字线上的预定验证 电平是来自相邻存储器单元的干扰量的减函数。9.一种非易失性存储器，包括存储器单元的阵列，可逐行由一组字线且逐列由一组位线寻址；用于一组存储器单元的每个的读/写电路，用于并行地编程和验证；以及对该组的每个存储器单元的验证相对于给定目标状态的预定验证电平，该预定验证电 平是给定目标状态和与正被验证的存储器单元相邻的存储器单元的目标状态的函数。10.根据权利要求9所述的非易失性存储器，其中，该函数产生用于将给定存储器单元 编程到目标状态的预定验证电平，以便当在该给定存储器单元之后编程相邻存储器单元时 仍可以从给定的存储器单元读取正确的目标状态。11.根据权利要求9所述的非易失性存储器，其中，这些存储器单元可由字线和位线访 问，且相邻存储器单元包括与正被验证的存储器单元共享公共字线的存储器单元。12.根据权利要求9所述的非易失性存储器，其中，这些存储器单元可由字线和位线访 问，且相邻存储器单元包括与正被验证的存储器单元共享公共位线的存储器单元。13.根据权利要求9所述的非易失性存储器，其中，这些存储器单元可由字线和位线访 问，且由读/写电路进行的所述验证还包括用由在正被验证的存储器单元的字线上的预定验证电平给定的电压来感测。14.根据权利要求9所述的非易失性存储器，其中，这些存储器单元可由字线和位线访 问，且由读/写电路进行的所述验证还包括用由在正被验证的存储器单元的字线上的目标验证电平给定的电压和在相邻字线上 的偏压来感测，所述目标验证电平是目标状态的函数，所述偏压是与正被验证的存储器单 元相邻的存储器单元的目标状态的函数。15.根据权利要求13所述的非易失性存储器，其中，在正被验证的存储器单元的字线 上的预定验证电平是来自相邻存储器单元的干扰量的减函数。16.根据权利要求14所述的非易失性存储器，其中，在正被验证的存储器单元的字线 上的预定验证电平是来自相邻存储器单元的干扰量的减函数。17.一种非易失性存储器，包括存储器单元的阵列，可逐行由一组字线且逐列由一组位线寻址；用于一组存储器单元的每个的读/写电路，用于并行地编程和验证；以及相对于给定目标状态的预定验证电平验证该组的每个存储器单元的装置，该预定验证 电平是给定目标状态和与正被验证的存储器单元相邻的存储器单元的目标状态的函数。18.在具有可由字线和位线访问的存储器单元的阵列的非易失性存储器中，一种并行 地编程一组存储器单元而减少由于来自相邻存储器单元的干扰电场的差错的方法，包括(a)指定要被并行编程到给定目标状态的一组存储器单元；(b)并行地向该组存储器单元施加一定量编程波形电压，来增加被编程的每个存储器 单元的阈值电压；(c)向访问该组存储器单元的字线施加预定验证电压电平，该预定验证电压电平是该 给定目标状态的第一函数；(d)向相邻字线施加预定偏压电平，该预定偏压是与正被验证的存储器单元相邻的存 储器单元的目标状态的第二函数；(e)感测以验证被编程的该组存储器单元；(f)禁止进一步编程在该组中已经被验证为已被编程到该给定目标状态的存储器单 元；以及重复(b)到(f)直到该组的存储器单元都被验证为处于给定的目标状态。19.根据权利要求18所述的方法，其中，该第二函数产生用于验证的预定偏压电平...

【专利技术属性】
技术研发人员：李艳，
申请(专利权)人：桑迪士克公司，
类型：发明
国别省市：US[美国]