电荷补偿半导体器件制造技术

本发明专利技术涉及电荷补偿半导体器件。一种半导体器件具有源极金属化部、漏极金属化部以及半导体主体。该半导体主体包括与漏极金属化部接触的第一导电性类型的漂移层、在最大掺杂浓度方面高于漂移层的第一导电性类型的缓冲（和场阻止）层以及第二导电性的多个补偿区，每个与漂移和缓冲层形成pn结并与源极金属化部进行接触。每个补偿区包括在第二部分与源极金属化部之间的第一部分。第一部分和漂移层形成具有等于零的净掺杂的第一区域。第二部分和缓冲层形成第一导电性的第二区域。当在漏极和源极金属化部之间施加器件击穿电压的超过30%的反向电压时，在第二区域中形成空间电荷区。

【技术实现步骤摘要】
电荷补偿半导体器件
本专利技术的实施例涉及具有电荷补偿结构的半导体器件，特别涉及具有电荷补偿结构的功率半导体晶体管。
技术介绍
半导体晶体管、特别是诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)的场效应控制开关器件已被用于各种应用，包括但不限于用作电源和功率转转器、电动汽车、空调机以及甚至立体声系统中的开关。特别是相对于能够切换大的电流和/或在较高电压下操作的功率器件，常常期望低通态电阻Ron和高击穿电压Ubd。出于此目的，开发了电荷补偿半导体器件。补偿原理是基于MOSFET的漂移区中的η和P掺杂区的电荷的互补偿。通常，由P型和η型区行形成的电荷补偿结构、例如P型和η型列(column)是用于布置在具有源极区、主体区和栅极区的实际MOSFET结构下面且还在关联MOS沟道下面的垂直电荷补偿M0SFET。P型和η型区被相互紧挨着布置在半导体器件的半导体体积中或者相互交错，其方式为在截止状态下，其电荷能够被相互耗尽，并且在激活或导通状态下，得到从表面附近的源极电极到可以布置在背面的漏极电极的不中断、低阻抗传导路径。借助于P型和η型掺杂剂的补偿，能够在补偿部件的情况下显著地增加载流区的掺杂(与具有相同击穿电压但没有补偿结构的结构相比)，这导致通态电阻R0n的显著减小，尽管有载流区域的损失。此类半导体功率器件的通态电阻Ron的减小与热损失的减少相关联，使得具有电荷补偿结构的此类半导体功率器件与常规半导体功率器件相比保持“冷却”。如果电荷补偿结构延伸至高掺杂半导体衬底，则将实现最低通态电阻Ron。然而，高度掺杂半导体衬底和常规电荷补偿区之间的直接过渡由于以下原因而增加器件故障的风险。由于输出电容的突然弯曲，快速开关可能转而产生电压的极高变化(dV/dt)，导致半导体器件的毁坏。在使主体二极管换向期间，当载流子等离子体被耗尽时可能发生非常突然的电流中断(缺少主体二极管的“柔软”)，这有可能转而导致振荡且甚至是半导体器件的毁坏。此外，在可能由宇宙辐射或外部感应负载触发的雪崩事件的情况下，电场在高度掺杂半导体衬底与电荷补偿区之间的过渡区中可能大大地增加。这可能导致产生甚至更多的载流子，其可能与在源极区、主体区以及漏极区之间形成的寄生双极晶体管的点火相组合，其也可以损坏半导体器件。相应地，需要改善电荷补偿结构的通态电阻Ron和可靠性之间的权衡。
技术实现思路
根据具有击穿电压的半导体器件的实施例包括源极金属化部、漏极金属化部和半导体主体。该半导体主体包括与漏极金属化部进行欧姆接触的第一导电性类型的漂移层和邻接该漂移层且具有高于漂移层的最大掺杂浓度的第一导电性类型的缓冲和场阻止层。半导体主体还在垂直横截面中包括第二导电性类型的多个间隔开的补偿区，其中的每一个与漂移层及缓冲和场阻止层形成各自第一 pn结，并且与源极金属化部进行欧姆接触。每个补偿区包括第二部分和布置在第二部分与源极金属化部之间的第一部分。第一部分和漂移层形成具有基本上等于零的净掺杂的基本上带状第一区域。第二部分及至少缓冲和场阻止层形成具有第一导电性类型的净掺杂的基本上带状第二区域。当在漏极金属化部和源极金属化部之间施加在击穿电压的约30%与至少70%之间的反向电压时，在第二区域中形成空间电荷区。根据具有击穿电压的半导体器件的实施例，半导体器件包括源极金属化部、漏极金属化部和半导体主体。半导体主体包括与漏极金属化部进行欧姆接触的第一导电性类型的漂移层和布置在漏极金属化部与漂移层之间、与漂移层进行欧姆接触且具有高于漂移层的最大掺杂浓度的第一导电性类型的场阻止层。半导体主体还在垂直横截面中包括第二导电性类型的至少两个间隔开的补偿区，其中的每一个与漂移层形成各自第一 pn结，并且与源极金属化部进行欧姆接触，并且在垂直横截面中，包括第二导电性类型的至少两个浮置补偿区，其中的每一个与场阻止层形成闭合pn结，并被布置在当在漏极金属化部与源极金属化部之间施加击穿电压时不被耗尽的场阻止层的一部分中。根据具有击穿电压的半导体器件的实施例，半导体器件包括源极金属化部、漏极金属化部和半导体主体。半导体主体包括主表面、与漏极金属化部进行欧姆接触的第一导电性类型的漂移层、邻接该漂移层且具有高于漂移层的最大掺杂浓度的第一导电性类型的缓冲和场阻止层以及多个单位晶胞。在基本上垂直于主表面的垂直横截面中，所述多个单位晶胞包括第二导电性类型的多个间隔开的补偿区，其中的每一个与漂移层及缓冲和场阻止层形成各自第一 pn结且与源极金属化部进行欧姆接触。提供了具有基本上等于零的净掺杂的单位晶胞的上部和具有第一导电性类型的净掺杂的单位晶胞的邻接下部。当在漏极金属化部和源极金属化部之间施加在击穿电压的约30%与至少70%之间的反向电压时，在下部中形成空间电荷区。在雪崩模式下，电场到缓冲和场阻止层中的穿透深度随电流增加。本领域的技术人员在阅读以下详细描述时和观看附图时将认识到附加特征和优点。【附图说明】图中的部件不一定按比例绘制，而是着重于举例说明本专利技术的原理。此外，在图中，相同的附图标记指示相应的部分。在所述附图中: 图1图示出通过根据实施例的半导体器件的半导体主体的垂直横截面； 图2图示出通过根据实施例的图1中所示的半导体器件的横截面的剖面； 图3图示出通过根据实施例的半导体器件的半导体主体的垂直横截面；以及 图4图示出通过根据实施例的半导体器件的半导体主体的垂直横截面。【具体实施方式】在以下【具体实施方式】中，对构成关于其一部分的附图进行参考，并且在附图中以图示的方式图示出在其中可以实施本专利技术的特定实施例。在这方面，将参考所述(一个或多个)图的取向来使用方向术语，诸如“上”、“下”、“前”、“后”、“前缘”、“后缘”等。由于可以以许多不同的取向对实施例的部件进行定位，所以方向术语被用于图示的目的，并且绝不是限制性的。应理解的是在不脱离本专利技术的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，不应以限制性意义来理解以下详细描述，并且由所附权利要求来定义本专利技术的范围。现在将详细地对各种实施例进行参考,在图中图示出其一个或多个示例。每个示例是以说明的方式提供的，并且并不意图作为本专利技术的限制。例如，可以在其他实施例上或与其他实施例相结合地使用作为一个实施例的一部分图示出或描述的特征以提供另一实施例。意图在于本专利技术包括此类修改和变更。使用特定语言描述了示例，不应将其理解为限制所附权利要求的范围。附图并未按比例绘制且仅仅是出于说明性目的。为了明了起见，如果没有另外说明，则在不同的图中用相同的参考标号来指定相同的元件或制造步骤。在本说明书中使用的术语“水平”意图描述基本上平行于半导体衬底或主体的第一或主表面的取向。这可以例如是晶片或管芯的表面。在本说明书中使用的术语“垂直”意图描述基本上垂直于半导体衬底或主体的第一表面、即平行于第一表面的法线方向布置的取向。在本说明书中，半导体主体的半导体衬底的第二表面被认为是由下或背面表面形成的，而第一表面被认为是由半导体衬底的上、前或主表面形成的。在本说明书中使用的术语“以上”和“以下”因此在考虑到此取向的情况下描述了结构特征相对于另一结构特征的位置。在本说明书中，将η掺杂的称为第一导电性类型，而将P掺杂的本文档来自技高网...

【技术保护点】
一种具有击穿电压的半导体器件，包括：‑ 源极金属化部；‑ 漏极金属化部；以及‑ 半导体主体，包括：     ‑ 第一导电性类型的漂移层，其与漏极金属化部进行欧姆接触；     ‑ 第一导电性类型的缓冲和场阻止层，其邻接漂移层且包括高于漂移层的最大掺杂浓度；以及     ‑ 在垂直横截面中，第二导电性类型的多个间隔开的补偿区，其中的每一个与漂移层及缓冲和场阻止层形成相应第一pn结，并且与源极金属化部进行欧姆接触，每个补偿区包括第二部分和布置在第二部分与源极金属化部之间的第一部分，该第一部分和漂移层形成具有基本上等于零的净掺杂的基本上带状第一区域，第二部分及至少缓冲和场阻止层形成具有第一导电性类型的净掺杂的基本上带状第二区域，‑ 其中，当在漏极金属化部和源极金属化部之间施加在击穿电压的约30%与至少70%之间的反向电压时，在第二区域中形成空间电荷区。

【技术特征摘要】
2012.12.31 US 13/7314841.一种具有击穿电压的半导体器件，包括: -源极金属化部； -漏极金属化部；以及 - 半导体主体，包括: -第一导电性类型的漂移层，其与漏极金属化部进行欧姆接触； -第一导电性类型的缓冲和场阻止层，其邻接漂移层且包括高于漂移层的最大掺杂浓度；以及 -在垂直横截面中，第二导电性类型的多个间隔开的补偿区，其中的每一个与漂移层及缓冲和场阻止层形成相应第一 Pn结，并且与源极金属化部进行欧姆接触，每个补偿区包括第二部分和布置在第二部分与源极金属化部之间的第一部分，该第一部分和漂移层形成具有基本上等于零的净掺杂的基本上带状第一区域，第二部分及至少缓冲和场阻止层形成具有第一导电性类型的净掺杂的基本上带状第二区域， -其中，当在漏极金属化部和源极金属化部之间施加在击穿电压的约30%与至少70%之间的反向电压时，在第二区域中形成空间电荷区。2.权利要求1的半导体器件，其中，所述缓冲和场阻止层包括缓冲部分和包括高于该缓冲部分的平均掺杂浓度的场阻止部分，该缓冲部分被布置在场阻止部分与漂移层之间。3.权利要求2的半导体器件，其中，所述半导体主体包括主表面，其中，所述垂直横截面基本上垂直于所述主表面，并且其中，所述缓冲部分在基本上垂直于主表面的方向上具有在从约2 Mm至约10 Mm范围内的延伸。4.权利要求2的半导体器件，其中，当在漏极金属化部与源极金属化部之间施加击穿电压时，击穿电压的至多约30%跨场阻止部分下降。5.权利要求2的半导体器件，其中，当在漏极金属化部与源极金属化部之间施加击穿电压时，所述场阻止部分仅仅被部分地耗尽。6.权利要求2的半导体器件，其中，所述补偿区基本上跨缓冲部分延伸，在垂直横截面中还包括第二导电性类型的多个间隔开的浮置补偿区，其被完全嵌入场阻止部分中，并包括低于场阻止部分的净掺杂。7.权利要求1的半导体器件，还包括第一导电性类型的漏极层，其被布置在漏极金属化部与缓冲和场阻止层之间并包括高于缓冲和场阻止层的最大掺杂浓度。8.权利要求7的半导体器件，其中，所述漏极层和所述缓冲和场阻止层形成界面，并且其中，所述补偿区接近于该界面延伸。9.权利要求1的半导体器件，其中，当在所述漏极金属化部与源极金属化部之间施加在击穿电压的约30%以下的反向电压时，在第一区域中形成所述空间电荷区。10.权利要求1的半导体器件，其中，当在所述漏极金属化部与源极金属化部之间施加在击穿电压的约30%的反向电压时，补偿区被基本上耗尽。11.权利要求1的半导体器件，其中，邻接第一区域的第二区域的一部分的净掺杂在从约IO15 cm 3至约6*1015cm 3范围内。12.权利要求1的半导体器件，其中，在雪崩模式或另一高电流模式下，电场到缓冲和场阻止层中的穿透深度随电流而增加。13.权利要求1的半导体器件，其中，第一区域和第二区域中的至少一个是基本上矩形的。14.一种具有击穿电压的半导体器件，包括: -源极金属化部； -漏极金属化部；以及 -半导体主体，包括: -第一导电性类型的漂移层，其与漏极金属化部进行欧姆接触； -第一导电性类型的场阻止层，其布置在漏极金属化部与漂移层(Ia)之间，与漂移层进行欧姆接触并包括高于漂移层的最大掺杂浓度； -在垂直横截面中，第...

【专利技术属性】
技术研发人员：S加梅里特，F希尔勒，H韦伯，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT