增强存储器性能的方法及数据处理系统技术方案

本发明专利技术提供一种增强数据处理系统中存储器性能的方法和系统。当接收至对一级超高速缓冲存储器的一个超高速缓冲存储器行的存储器请求时，判定该存储器请求是否存储启动的。如果该存储器请求在一级超高速缓冲存储器中命中且该存储器请求被判定为存储启动的话，则无效二级超高速缓冲存储器中相应的超高速缓冲存储器行。如果该存储器请求在一级超高速缓冲存储器中失中，则该存储器请求被送往二级超高速缓冲存储器，如果该存储器请求在二级超高速缓冲存储器中命中且该存储器请求被判定为存储启动的话，则被命中的超高速缓冲存储器行被传送到一级超高速缓冲存储器，而在二级超高速缓冲存储器中的该超高速缓冲存储器行被无效。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】所述实施例一般来说涉及在一个数据处理系统中的超高速缓冲存储器管理的改进，特别说来涉及通过去除二级超高速缓冲存储器中过时的行改进数据处理系统中的超高速缓冲存储器的管理。一个计算机系统通常包括一个连接到层次式存储系统的信息处理器。在相对于处理器的每一级的存储位置使用的存储类型通常由速度、容量和价格的平衡需求决定。一般使用的存储器层次包括用于大容量存储的直接存取存储设备(DASD)，用于主存储器的随机存取存储器(RAM)和一种称为超高速缓冲存储器的特别的高速RAM存储器，其用于为处理器超高速缓冲存储最新访问的或者位于附近存储器位置的数据和编码。存储器管理系统在为被视为最可能马上要访问的地址动态复制在该层次内存储器的部分。每当CPU启动一次存储器访问，存储系统就发送物理地址到该超高速缓冲存储器。超高速缓冲存储器比较物理地址与在一个标记存储器中的地址标记，判定是否有该数据的副本。如果操作是读访问，并且该超高速缓冲存储器存有该给定数据，则超高速缓冲存储器从其自己的高速RAM读取请求的数据并将它交付给CPU。这是超高速缓冲存储器的一次命中，它通常要比直接从主存储器中读取同样的数值快得多。然而，如果超高速缓冲存储器不存有这一数据，则出现存储器的一次失中，于是超高速缓冲存储器把地址传给主存储器系统读取该数据。当该数据从主存储器读来之后，CPU和超高速缓冲存储器都将收到一份副本。如果这一请求在主存储器中也未实现，则所需要的块从磁盘传送到主存储器和超高速缓冲存储器。如果CPU在以后访问同一数据块，则该请求将在超高速缓冲存储器中命中，该数据块或超高速缓冲存储器行将从超高速缓冲存储器而不从主存储器中传输，数据访问将快很多。由于超高速缓冲存储器的容量小于主存储器和磁盘驱动器的容量，所以并非所有CPU请求的数据块总能存储在超高速缓冲存储器中。为在超高速缓冲存储器满了时加载一个新的数据块或者超高速缓冲存储器行，必须从超高速缓冲存储器中清除数据块为新近访问的数据留出地方。一个通常使用的著名的超高速缓冲存储器置换算法是最近最少使用(LRU)算法。根据LRU算法，在超高速缓冲存储器中未被访问时间最长的块被选为最不需要的块而被新数据块置换。最新一代的个人计算机通常使用多级超高速缓冲存储器系统，它把超高速缓冲存储器分为片上一级(L1)处理器超高速缓冲存储器和分开的离散的二级(L2)超高速缓冲存储器以进一步增强系统性能。两种超高速缓冲存储器都是高速静态RAM。较小的L1超高速缓冲存储器集成在处理器集成电路中，显著增加了超高速缓冲存储器的访问速度。L2超高速缓冲存储器较大，典型的在500KB-1MB的范围内，它通过存储包括在L1超高速缓冲存储器中存储的数据块的较大数据块而提高性能。这种多层次超高速缓冲存储器系统以称为强包含或弱包含的方式操作。强包含要求包含在L1超高速缓冲存储器中的整个数据集或存储器块为包含在L2超高速缓冲存储器的存储器块的一个子集，以及对L1超高速缓冲存储器的存储通过直通写操作也存储到L2超高速缓冲存储器中。弱包含要求L1超高速缓冲存储器包含L2超高速缓冲存储器的存储器块的一个子集，但L1超高速缓冲存储器的变化使用回写操作周期地更新L2超高速缓冲存储器。超高速缓冲存储器管理系统的一个重要的功能是用处理器需要的新超高速缓冲存储器行置换超高速缓冲存储器中已有的行。在成组相联(set-associative)超高速缓冲存储器中，仅仅给定数目的相同类(congruency class)的“路径”(ways)可以保持在超高速缓冲存储器中，以便当超高速缓冲存储器中的路径已满以及类成员必须被加载到超高速缓冲存储器中时，超高速缓冲存储器管理系统在超高速缓冲存储器中选择一条路径置换，典型的是使用LRU置换策略。例如在一个八路径成组相联超高速缓冲存储器中，用一个给定的索引只可以在超高速缓冲存储器中保持八行。如果使用同一索引而需要第九超高速缓冲存储器行的话，那就要置换具有该索引的现有八行超高速缓冲存储器中的一行。如果加载到L1超高速缓冲存储器中的一个超高速缓冲存储器行置换一个被修改的超高速缓冲存储器行的话，则这一被修改的行被清除到L2超高速缓冲存储器中存储。对于对L2超高速缓冲存储器每次行的装入，正被置换的任何被修改的行都被清除到主存储器。结果从L1超高速缓冲存储器到L2超高速缓冲存储器的清除可能引起从L2超高速缓冲存储器对主存储器的后继的清除，以便为从L1超高速缓冲存储器的清除留出地方。然而如果存储器访问是存储启动的，那么在该系统中会出现效率低下。应该希望提供一种消除这种低效率的超高速缓冲存储器管理系统，从而增强存储器性能。本专利技术提供了数据处理系统中增强存储器性能的一种方法和系统。接收对一级超高速缓冲存储器的超高速缓冲存储器行的存储器请求。判定该存储器请求是否是存储启动的。如果该存储器请求在一级超高速缓冲存储器中产生一个命中，且该存储器请求被判定为是存储启动的，则无效二级超高速缓冲存储器中的相应的超高速缓冲存储器行。如果该存储器请求在一级超高速缓冲存储器中失中，则该存储器请求被送往二级超高速缓冲存储器，同时，如果该存储器请求在二级超高速缓冲存储器中命中且该存储器请求被判定为是存储启动的，则命中的超高速缓冲存储器行被传递到一级超高速缓冲存储器，同时无效二级超高速缓冲存储器中的该命中超高速缓冲存储器行。所述实施例的上述目的以及其它目的从下面详细书写的说明书中可明显看出。作为本专利技术特征的新颖特点在所附权利要求中说明。然而参考对下述说明性实施例的详细说明，同时参阅附图，会更好地理解本专利技术及其优选的使用方式、另外的目的和其优点，附图中附图说明图1表示根据说明性实施例的一个数据处理系统处理信息的方框图；图2表示根据说明性实施例通过清除二级超高速缓冲存储器中过时的超高速缓冲存储器行增强存储器性能的方法的流程图。现在参考附图，特别参考图1，图中表示一个数据处理系统(用数字10表示)根据说明性实施例的一个优选实施例处理信息的方框图。在所叙述的实施例中，数据处理系统10包括一个由单块集成电路超标量微处理器组成的处理器12。相应地，处理器12包括各种执行单元、寄存器、缓冲器、存储器和其它功能单元，它们均由集成电路形成。在该说明性实施例的一个优选实施例中，处理器12包括由国际商业机器公司(IBM)和摩托罗拉公司制造的微处理器的PowerPCTM系列中的一个，其按照精简指令集计算(RISC)技术作用。图1的系统是一个由一级(L1)超高速缓冲存储器、二级(L2)超高速缓冲存储器、主存储器和磁盘存储器组成的层次存储器配置。处理器12包括作为一级超高速缓冲存储器的片上L1超高速缓冲存储器14。L1超高速缓冲存储器14的存储容量范围通常为8KB到32KB，另外该部件可以是单片静态随机存取存储器(SRAM)设备或者是在处理器12之内两片物理上分开的设备。二级(L2)超高速缓冲存储器20用局部总线17(在一个未示出的总线接口)连接到处理器12，L2超高速缓冲存储器20通常要比初级片上超高速缓冲存储器大得多，容量在64MB到1MB的范围内，但是访问要慢得多。在典型的操作中，L2超高速缓冲存储器20包含在主存储器22中包含的存储器块的一个子集。类似地，L1超高速缓冲存储器1本文档来自技高网...

【技术保护点】
在数据处理系统中一种增强存储器性能的方法，包括： 接收对一级存储器的一个超高速缓冲存储器行的存储器请求； 判定该存储器请求是否是存储启动的； 如果该存储器请求在一级存储器中命中且该存储器请求被判定为存储启动的，则无效二级存储器中相应的超高速缓冲存储器行。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：RB帕特埃尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]