存储和检索处理系统的数据的存储器系统和性能监视方法技术方案

提供存储器系统中的性能监视的系统和方法。实施例包括一种用来存储和检索处理系统的数据的存储器系统。该存储器系统包括一个存储器控制器、多个存储器设备、存储器总线和存储器中心设备。该存储器控制器接收和响应存储器访问请求。该存储器总线与存储器控制器通信。该存储器中心设备与该存储器总线通信。该存储器中心设备包括一个存储器接口，用来经存储器总线在存储器中心设备和存储器控制器之间传送地址、控制和数据之一或多个。该存储器中心设备还包括一个存储器设备接口，用来与存储器设备通信。该存储器中心设备还包括一个性能监视器，用来在系统操作期间，在规定的时间间隔内监视和报告存储器总线使用率、存储器设备使用率和性能特征之一或多个。

【技术实现步骤摘要】

本专利技术总地涉及计算机存储器，更具体地，涉及提供存储器系统 中的性能监视。
技术介绍
当前的高性能计算主存储器系统通常由一个或多个动态随机存取存储器(RAM)设备构成，这些存储器经一个或多个存储器控制部 件被连接到一个或多个处理器。总的计算机系统性能受该计算机结构 的每个关键部件的影响，包括处理器的性能/结构、任一存储器高速緩 冲器、输入/输出(I/O)子系统、存储器控制功能的效率、主存储器 设备、存储器互连接口的类型和结构。业界正在不断地投入广泛的研究和开发的努力，以期创造出改进 的和/或开创性的方案来通过改善存储器系统/子系统设计和/或结构最 大化总的系统性能和密度。由于用户期望新的计算机系统提供附加的 功能、提高的性能、增加的存储量、较低的运行成本等之外，还可以 在平均故障间隔时间(mean-time-between-failure， MTBF)方面可以 显著地超越已有系统，具有高可用性的系统提出了关于总的系统可靠 性的进一步的挑战。其它常见的用户需要还加重了存储器系统设计上 的挑战，包括比如易于升级，减少系统环境影响(例如空间、功耗和 冷却)。图1是关于这里共同转让给戴尔等的US专利No.5513135，它表 示了一个早期的同步存储器模块。图1中的该存储器模块为双列直插 式存储器模块(dual in-line memory module, DIMM)。此模块是由 同步的DRAM8、緩冲器设备12、优化的引脚和一个互连结构及电容 性的解耦方法构成，以便于高性能地运行.该专利还说明了利用诸如锁相环(PLL)设备在该模块上使用时钟再驱动。图2是关于这里共同转让给戴尔等的US专利No.6H3382，它表 示了一个计算机系统10，该系统包括一个经总线40直接(即点到点 地)连接到存储器控制器14的同步存储器模块20,该模块还包括逻 辑电路24 (诸如专用集成电路(ASIC))，该电路緩冲、寄存或以 其它方式作用于从存储器控制器14接收的地址、数据和控制信息。存 储器模块20可以通过独立总线(例如交互集成电路(I2C)控制总线 34)被编程来以多种可选或可编程的模式操作，作为存储器初始化过 程的一部分或者在通常的操作过程中。当在需要多于一个的存储器模 块直接连接到存储器控制器的应用程序中使用时，该专利注意到所得 到的短线(stub)可以通过使用场效应晶体管(FET)开关来电气地 断开模块与总线的连接而被最小化。相对于美国专利No.5513135，美国专利No.6173382还显示了将 定义的全部功能(地址、命令、数据、存在检测等等)集成到一个设 备的能力。功能的集成是技术发展所带来的业界通常的做法，在这种 情况下，可以促进附加的模块密度和/或功能。图3 (这里共同转让给Grundon等的美国专利No.6510100 )表 示了存储器系统10的简化图和说明，该系统在传统的多点 (multi-drop )短线总线(stub bus )上包括多达4个寄存的DIMM40, 该子系统包括存储器控制器20、外部时钟緩冲器30、寄存的DIMM40、 地址总线50、控制总线60和数据总线70,在地址总线50和数据总线 70上有终端端子95。虽然图3只显示了一个存储器通道，利用这些模 块制造的系统通常包括多于一个与存储器控制器分立的存储器通道， 每个存储器通道单独操作(当单独的通道由模块占用时)，或者平行 操作(当两个或多个通道由模块占用时)，以获得需要的系统功能和/ 或性能。图4 (转让给Bonella等的美国专利No.6587912)表示了同步存 储器模块210和系统结构，其中转发中心(repeater hub ) 320包括对本地存储器设备301和302的经总线321和322的地址、命令和数据 的本地再驱动；本地时钟的产生(如其它附图和专利文本中说明的)； 到系统下一模块或部件的经总线300的适当的存储器接口信号的再驱 动。图5表示了由集成处理器芯片500构成的当前系统，该系统包含 一个或多个处理器部件及一个集成的存储器控制器510。在图5所示 的构造中，多个独立的级联存储器总线506逻辑地集合在一起以便联 合操作，来在更高的带宽上支持一个独立的访问请求，这里并行总线 和相关设备上分布有或条紋状分布有数据和误差检测/纠正信息。存储 器控制器510连接到4条窄/高速点到点存储器总线506，每条总线506 连接数个独特的存储器控制器接口通道之一到级联的存储器子系统 503 (或存储器模块)，后者包括至少一个中心设备504和一个或多个 存储器设备509。某些系统还可以在存储器总线506的子集由存储器 子系统503占用(populate)时激活操作。在此情况下， 一个或多个 被占用的存储器总线508可以一起操作来支持一个访问请求。图6表示存储器中心设备504的方框图，它包括链路接口 604， 用来提供再同步、翻译和再驱动高速存储器访问信息到相关的DRAM 设备509和/或再驱动存储器总线506上下游信息的手段，如基于存储 器系统协议可以应用的。信息由链路接口 604经存储器总线506，从 上游存储器中心设备504接收，或者从存储器控制器510 (直接或经 上游存储器中心设备504)接收。存储器设备数据接口 615管理与存 储器设备509的特定技术的数据接口并控制双向存储器设备数据总线 608。存储器中心控制器613通过响应性地驱动存储器设备509与特定 技术有关的地址和控制总线614 (对于RANK0 501中的存储器设备) 或者地址和控制总线614，(对于RANK1 616中的存储器设备)并引 导读数据流607和写数据流610选择器来响应访问请求数据包。图6中的链路接口 604解码数据包并引导导向本地中心设备504 的地址和命令信息到存储器中心控制器613.来自链路接口 604的存 储器写数据可以暂时地存储在写数据队列611中或者直接地经写数据流选择器610和内部总线612驱动到存储器设备509，然后经内部总 线609和存储器设备数据接口 615发送到存储器设备数据总线608. 来自存储器设备509的存储器读数据可以在读数据队列606中排队或 者直接经内部总线605和读数据选择器607传送到链路接口 604，以 便作为读响应数据包在上游总线506上传送。在高带宽级联存储器结构中，很需要测量存储器参数，诸如无负 栽下的通道带宽、重负栽下的通道带宽，以便确保优化使用接口并对 系统性能的预期进行验证。过去，确保系统被优化构造和使用是性能 和测试小组的工作。可以执行性能基准来测量不同存储器的等待时间 (latency)和性能特征，但是接口的大部分工作就不得不从各种测试 的运行时间中来推断。于是需要在运行期间(在应用条件下)激活存 储器接口并监视整个系统的多个接口 ，来理解系统中可能发生的瓶颈。 还需要能利用这些结果在当前系统中编程优化的寄存器设置和/或修 正设计及修正将来的设计/系统以消除那些瓶颈。
技术实现思路
本专利技术的实施例包括一个存储器系统，用来存储和检索处理系统 的数据。该存储器系统包括存储器控制器、多个存储器设备、存储器 总线和存储器中心设备。该存储器控制器接收和响应存储器访问请求. 该存储器总线与存储器控制器本文档来自技高网...

【技术保护点】
一种存储器系统，用来存储和检索处理系统的数据，该存储器系统包括：　　　　存储器控制器，用来接收和响应存储器访问请求；　　　　多个存储器设备；　　　　存储器总线，与该存储器控制器通信；及　　　　存储器中心设备，与该存储器总线通信，该存储器中心设备包括：　　　　存储器接口，用来经该存储器总线在存储器中心设备和存储器控制器之间传送地址、控制和数据信息中的一个或者多个；　　　　存储器设备接口，用来与存储器设备通信；及　　　　性能监视器，用来在系统操作期间监视和报告规定时间间隔内存储器总线使用率、存储器设备使用率、和性能特征中的一个或者多个。

【技术特征摘要】
US 2006-8-1 11/461,5671、一种存储器系统，用来存储和检索处理系统的数据，该存储器系统包括存储器控制器，用来接收和响应存储器访问请求；多个存储器设备；存储器总线，与该存储器控制器通信；及存储器中心设备，与该存储器总线通信，该存储器中心设备包括存储器接口，用来经该存储器总线在存储器中心设备和存储器控制器之间传送地址、控制和数据信息中的一个或者多个；存储器设备接口，用来与存储器设备通信；及性能监视器，用来在系统操作期间监视和报告规定时间间隔内存储器总线使用率、存储器设备使用率、和性能特征中的一个或者多个。2、 如权利要求1的存储器系统，其中该报告过程包括输出下游 使用的总线带宽、上游使用的总线带宽、平均读等待时间和读/写带宽 比中的一个或者多个。3、 如权利要求1的存储器系统，其中该性能监视器包括事件计 数器阵列，用来记录在地址、控制和数据信息中的一个或多个中检测 到的选择的事件。4、 如权利要求3的存储器系统，其中该选择的事件包括读命令、 写命令和对读命令的响应中的一个或者多个。5、 如权利要求3的存储器系统，其中在经过了规定的时间段或 者到达了事件计数阈值中的一个或多个之后，该性能监视器将事件计 数器阵列中的一个或多个项装栽到事件频率阵列中。6、 如权利要求5的存储器系统，其中该性能监视器还复位事件 计数器阵列并递增事件频率阵列装栽指针。7、 如权利要求1的存储器系统，其中该性能监视器包括格计数 器，用来记录相关事件之间经过的时间。8、 如权利要求7的存储器系统，其中该相关事件包括读命令和 对该读命令的响应，9、 如权利要求7的存储器系统，其中在经过了规定的时间段或 者到达了事件计数阈值中的一个或多个之后，该性能监视器将格计数 器中的一个或多个项传送到事件频率阵列中。10、 如权利要求9的存储器系统，其中该性能监视器还复位该格 计数器并递增事件频率阵列装栽指针。11、 如权利要求l的存储器系统，其中该性能监视器包括一个跟 踪阵列，用来随时间记录地址、控制和数据信息中的一个或多个。12、 如权利要求11的存储器系统，其中该性能监视器在事件计 数器和格计数器上设置阈值，当超过该阈值中的一个或多个时，停止 该跟踪阵列，由此一旦指示发生了不希望的事件时就停止该跟踪阵列。13、 如权利要求l的存储器系统，其中该存储器系统是确定性存 储器系统。14、 如权利要求l的存储器系统，其中该存储器系统是非确定性 存储器系统。15、 如权利要求l的存储器系统，其中性能监视数据由一个或多 个报告总线读取。16、 一种存储器子系统，包括 多个存储器设备；及存储器中心设备，与存储器总线通信，该存储器中心设备包括 存储器接口，用来经存储器总线在存储器中心设备和存储器控制器之间传送地址、控制和数据信息中的一个或多个；存储器设备接口，用来与该存储器设备通信；及 性能监视器，用来在子系统操作期间，在规定的时间间隔内监视和报告存储器总线使用率、存储器设备使用率和性能特征中的一个或多个。17、 如权利要求16的存...

【专利技术属性】
技术研发人员：达斯丁J范斯迪，凯文C高尔，卡尔E洛夫，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]