提高存储器仿真法性能的增强型硬件制造技术

附加一种能被测试设备的微处理器存取的、用于接收被测的基于微处理器的系统总线某些线路上状态信息和信号的门控缓冲器，这种措施提供了自测试能力、自动校准、改进的在低层可操作性下的内核诊断以及该测试系统的快速操作。（*该技术在2009年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及基于微处理器的电子系统的测试和故障查找，更准确地说，涉及使用存储器仿真技术对基于微处理器的电子系统的内核进行的测试和故障查找。本申请与以下和本申请同时提交的申请相关，即，J.Polstra，M.Scott和B.White的“系统自动诊断的内核测试接口和方法”，J.Polstra的“基于存储器存取分析的内核电路自动验证”，以及B.White，J.Polstra和C.Johnson的“验证内核数据总线的设备、方法和数据结构”，这些都已转让给本专利技术的受让人。随着在消费和工业产品中对复杂的、基于微处理器的系统的广泛使用，电路故障的测试和诊断的自动化、特别是对这种系统的内核进行电路故障的测试和诊断的自动化，变得极为需要，在本领域中众所周知，这种系统的内核是指微处理器(μP)本身以及相关元件，具体是指存储器、时钟、地址总线和数据总线，为了能够正常运行，微处理器与这些元件的正确配合是必不可少的。其中，用测试设备仿真内核元件的所谓仿真测试器，由于即使在该内核连最低限度运转也达不到的情况下，也能够对所述内核作较详细的诊断，所以已越来越普及地用于功能测试。一种类型的仿真测试器是微处理器仿真器，该仿真器作为授给K.S.Bhaskar等人的美国专利4，455，654中所描述的测试器的例子，(该项专利与本专利技术共同转让给受让人，特此引入作为对比文件);在该系统中，通过取走被测部件(UUT)的微处理器(μP)并通过UUT的μP插孔连接该测试系统而实现其与UUT的连接。另一种类型的仿真式测试器是ROM(或，更一般说是存储器)仿真器。由于ROM可与UUT数据和地址总线直接通信，而且ROM插座管脚结构比较简单，故而认为ROM仿真是合乎要求的。众所周知，ROM仿真器用于软件设计和μP的操作验证，只是最近才应用于故障检测和诊断，因为，一般没有同步信号可运用于使该测试设备与它所接收到的测试结果相同步。对该问题的一个解决办法公开于M.H.Scott等人于1988年2月19日提交的美国专利申请07/158，223，即，“基于微处理器的电子系统测试和故障查找的存储器仿真方法和系统”，特此全部引入作为对比文件。该测试系统包括基于μP的主机和接口箱，后者还包含一个与所述μP和UUT存储器插座相连接的基于μP的系统。该接口箱包括与UUTμP相连的专门逻辑电路，用于在所考虑的总线周期内提供高分辨同步信号，以便产生完全的故障查找的故障隔离，即，可实现与先有技术μP仿真同样有效的隔离。这是因为，由μP产生的高分辨同步信号可用来隔离和评价在存储器插座上通过地址和数据总线监测到的信号。如同对来自μP连接点的信号一样方便。如上述申请所公开的，由于基于μP系统的趋势是增加RAM而减少ROM，并有可能用替代的RAM全部取消ROM。所以，测试系统必须恰当地归纳为尚未产生的、但从基于μP的电子系统结构的发展趋势来看还是可以预见的测试系统。此外，本领域中早已认识到，在测试或诊断设备的任何部分中(甚至在最复杂的电子设备或数据处理电子设备中)，需要提供自测试能力。在基于μP的系统的诊断设备中尤其需要这种自测试能力，这是因为在借助于把非法信号加到被测部件(UUT)而进行的测试过程中、被测设备受到损害;还因为出故障的测试设备可能把正常工作的UUT当作出故障;以及由于在设法进行不必要的维修的过程中停机和消耗时间而导致相当大的损失。然而，随着测试设备已变得越来越复杂，要在不使测试设备的复杂性和成本与被测装置的价值完全不相称的情况下提供完全的自测试能力往往是不实际或不可能的。测试和诊断设备中另一个早已意识到的要求是用于适当评价由该测试设备获取的测试结果的自校准能力。随着在各种系统中带有复杂电气规范和内部处理技术的更多类型和新的几代μP投放市场，操作员在鉴定μP和为适应UUT中的特定μP而重新校准测试设备方面所花费的时间在进行测试的总成本中已变得日益显著。同样，操作员用于实施这种功能的必要的技术水平已相应地提高了，并且潜在地限制了这种测试设备的市场。此外，已经意识到与μP仿真相比较，存储器仿真的相对弱点是当测试非功能性内核或边际功能性内核时，存储器仿真要求能够确定从存储器读出的数据是否经由数据总线确定到达μP。例如，在μP复位之后，将从引导存储器空间的第一存储单元读出数据，并把该数据置于数据总线上。以前，在存储器仿真的条件下，μP对所述数据的接收是依靠该μP能够把该数据置于地址总线上，这种操作可能由于众多的情况而受到阻碍，例如，该μP的高位装入数据(HOLD)线路或解释(INTR)线路上的非法信号，μP不工作，数据总线的故障等等。由于要求测试过程尽可能多的自动化，所以，还要求在非功能性内核或边际功能性内核的条件下测试过程也自动化。此外，既为了降低用特定的设备部件进行测试的成本、又由于便利和用户信任的原因，运行速度是任何测试设备的重要特性，因此，希望提高数据获取速度。如Polstra等人的上述共同未决的申请“系统自动诊断的内核测试接口和方法”(该申请已被全部引入作为对比文件)中所公开的，已经提供高度自动化的测试和诊断系统，由本专利技术提供的自测试能力、快速性能和甚至在更低水平的可操作性条件下的测试内核的能力，在该系统中具有特殊价值。因此，本专利技术的目的是提供测试和诊断设备的增强措施，该措施为该测试系统的所有主要功能元件提供自测试能力。本专利技术的另一个目的是提供测试和诊断设备的增强措施，该措施提供自动校准，以适应被测的基于μP的系统中各种μP的要求。本专利技术的另一个目的是提供测试和诊断设备的增强措施，该措施改进非功能性系统内核和边际功能性系统内核的诊断。本专利技术的另一个目的是提供测试和诊断设备的增强措施，该措施提高了数据获取速度和测试性能。本专利技术的具体目的是在Polstra等人的上述题为“系统自动诊断内核测试接口和方法”的共同未决的申请中所公开的方法和设备中提供以上枚举的增强措施。本专利技术针对用于借助存储器仿真对其内核包括微处理器的基于微处理器的系统进行测试的测试设备，该设备包括(1)连接到所述微处理器输入端至少一条数据总线线路上的门控数据缓冲器，(2)连接到所述微处理器的至少一条外部连接线上的门控状态缓冲器装置，所述连接线传送表示所述微处理器工作状态的信号，以及(3)同步信号发生器，该发生器响应所述微处理器的外部连接线上的信号而产生用于控制上述两种缓冲器对信号的接收的同步信号。这种结构组合提高了在μP的低操作层和不工作的内核条件下的内核诊断能力，并提供自测试能力、自校准，还提高了数据获取速度。本专利技术还包括用于通过存储器仿真而校准其内核包含微处理器和数据总线的基于微处理器的系统的测试设备的校准装置，该校准装置包括(1)用于把预定的位模式存入仿真存储器的装置，(2)用于使微处理器发出命令把所述预定的位模式置于数据总线上的复位过驱动电路，以及(3)用于在读操作之后、所述预定的位模式在所述数据总线上出现之前，对微处理器的总线周期进行计数的装置。同步电路在每条微处理器指令之后若干总线周期内(其周期数目等于所记录的总线周期数目)产生同步信号。本专利技术还包括用于通过存储器仿真而校准其内核包含微处理器和数据总线的基于微处理器的系统的测试设备的校准方法，该方法包括以下步骤(1)把预定的位模本文档来自技高网...

【技术保护点】
用于借助存储器仿真对其内核包含微处理器的基于微处理器的系统进行测试的测试设备中的缓冲器电路装置，其特征在于包括：连接到所述微处理器输入端至少一条数据总线线路上门控数据缓冲器装置，连接到所述微处理器的至少一条外部连接线上的门控状态缓冲 器装置，所述连接线传送表示所述微处理器工作状态的信号，以及同步信号发生装置，该装置响应所述微处理器的所述至少一条外部连接线上的所述信号而产生用于控制所述门控数据缓冲器装置和所述门控状态缓冲器装置两者对信号的接收的同步信号。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：托马斯P洛克，
申请(专利权)人：约翰弗兰克制造公司，
类型：发明
国别省市：US[美国]